基于DE1-SoC的模塊化數字系統實驗箱的研制

黃霞，張冰洋

（中南民族大學 實驗教學與工程訓練中心，湖北武漢，430074）

數字電子技術與EDA課程是高等工科院校電類相關專業的學科基礎課程，是一門具有理論性、工程性和實踐性的課程。數字電子技術與EDA實驗教學是課程教學環節的重要組成部分。通過實驗能夠讓學生加深對理論知識點的理解，將學到的分析方法和設計理論應用于實踐[1]，培養學生數字系統分析、設計能力及創新能力[2]，提高發現問題、分析問題和解決問題的工程綜合應用能力。而數字系統實驗箱是數字電路、EDA技術以及課程設計的基本實驗教學儀器，是保障實驗課程順利開展的必不可少的教學工具。

我校使用的數字電路與EDA實驗箱，存在幾個缺點：(1)布局不合理，邏輯電平的輸入區、邏輯電平輸出區、集成電路插座與電源接線區位置相距太遠，往往容易造成學生接線繁雜，也對實驗出現的問題增大了排查難度；(2)采用插針式的接線方式，插拔連接線很容易造成插孔堵塞，連接線更換頻繁，增大了維修的工作量；(3)使用的FPGA開發板是直接供電，沒有電源短路保護，在實驗中常出現學生接錯線，燒毀開發板的現象。該實驗箱已不能滿足實驗教學的需要。

針對上述問題，根據實驗室目前運行的實際情況，利用實驗室現有的資源，本課題組研制了一款EDA/SoC數字系統設計實驗開發系統。該實驗開發系統采用臺灣Terasic公司的FPGA開發板DE1-SoC為基礎，擴展和豐富相關課程教學所需的對應外設，并圍繞實驗裝置進行實驗教學內容的設計，基本能滿足數字電子技術、EDA技術、SOPC技術等課程的實驗教學需求。

1 實驗裝置總體設計方案

本項目以臺灣Terasic公司的FPGA開發板DE1-SoC為核心，采用核心板加外設接口的模式進行設計。在參考傳統數電、EDA實驗箱和自制實驗箱的基礎上，結合CDIO工程教育思想，設計基于DE1-SoC的模塊化實驗平臺，不僅滿足傳統數字邏輯芯片實驗的要求，也能滿足Verilog硬件描述語言的FPGA設計實驗。整個系統設計框圖如圖1所示。整個系統由FPGA開發板DE1-SoC模塊、FPGA核心開發板供電電源保護電路模塊、邏輯電平輸入輸出模塊、數碼管顯示、集成芯片插座模塊、時鐘模塊以及供電電源等模塊構成。電源模塊提供3組獨立直流電壓接線柱：+5V、GND，-5V、GND，+3 3V、GND。數碼管數字顯示模塊由2個獨立的由顯示譯碼器74LS48驅動的7段共陰數碼管組成，可顯示0~9共10個字符。TTL邏輯電平輸出模塊采用LED進行狀態顯示，提供10組TTL邏輯電平輸出。TTL邏輯電平輸入模塊采用撥碼開關控制，提供10組TTL邏輯電平輸入。用紅色LED表示輸入邏輯電平為高，綠色LED表示輸入邏輯電平為低。時鐘模塊用于產生實驗中需要用到的數字信號源，包括上升沿脈沖、下降沿脈沖、10Hz、100Hz、1kHz的方波信號等，提供單次、簡單連續脈沖輸出。

圖1 系統總體設計框圖

2 實驗裝置硬件設計

■ 2.1 DE1-SoC 開發板

DE1-SoC開發套件是圍繞Altera片上系統（SoC）FPGA構建的一款強大的硬件設計平臺。該平臺采用ALTER公司的Cyclone V SoC系列芯片5CSEMA5F31C6N作為主控芯片，其內部集成了處理器、可編程邏輯、外圍I/O、板上配有USB-Blaster II，支持JTAG模式，2個40Pin擴展接口，為用戶提供了最大的設計靈活性。

DE1-SoC開發套件包含與運行需要64位操作系統和現代化的EDA設計工具Quartus II編譯DE1-SoC的項目。Quartus II是Altera公司推出的一款CPLD/FPGA器件的開發軟件，是先進的EDA工具軟件，能夠支持原理圖、Verilog、VHDL以及AHDL等多種設計輸入形式，內嵌自帶的綜合器及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程[2]。簡而言之，Quartus II就是利用電路原理圖輸入功能輸入電路或者將verilog或VHDL描述的代碼變成電路，加載到FPGA芯片上運行，通過改變電路的布局、管腳的位置，按需求優化電路等，完成邏輯電路功能仿真，是一款綜合性的開發平臺[3]。本實驗平臺使用的是Quartus II 13 1版本，采用的是原理圖和Verilog兩種設計輸入形式。實驗箱不僅滿足傳統數字邏輯芯片實驗的要求，也能滿足Verilog硬件描述語言的FPGA設計實驗。

■2.2 實驗裝置底板設計

所設計的數字系統實驗箱采用核心板加底板的方式進行設計，底板布局圖如圖2所示。區域1設計定位孔，用于固定DE1-SoC核心板；區域2為底板與DE1-SoC的擴展接口，用2 54間距的軟排線與底板上的40Pin插座連接，DE1-SoC的擴展接口提供了5V和3 3V的電源，底板上各個模塊的電源均由此提供；區域3為底板上的IO接口區，采用香蕉頭接口，利用香蕉頭導線，提高了實驗操作的便捷性和穩定性；區域4為IO端口擴展區域，用于實驗時進行IO端口的擴展；區域5為脈沖信號生產區域，利用555芯片設計了固定頻率的時鐘信號和頻率可調的時鐘信號供數字電路實驗使用；區域6為面板安裝區，采用螺釘固定大小為12cm×6cm的面包板，滿足自行搭建實驗電路需要；區域7為數碼管顯示模塊，由74LS48驅動的7段共陰數碼管組成；區域8放置了兩片14Pin和2片16Pin的芯片鎖緊座，采用香蕉接頭引出，可以滿足傳統的利用數字邏輯芯片進行數字電路實驗的需要；區域9放置了兩個電位器，用于產生可變的電壓信號；區域10為開關信號輸入和顯示區域，分別用10個撥碼開關和10個LED用于數字邏輯電路的輸入信號和輸出信號指示。另外，底板上設計了兩個功能擴展區，并設計了創新實驗需要的擴展模塊，可以用螺釘固定在該位置，在具體實驗需要時使用。

圖2 底板布局圖

■2.3 DE1-SoC擴展模塊設計

為了滿足創新實驗的需要，本系統還設計了功能擴展模塊，部分功能模塊如表1所示。

表1 功能擴展模塊列表

擴展模塊電路圖如圖3所示。

圖3 擴展模塊電路圖

■2.4 實驗裝置PCB設計

研制過程中，采用模塊化設計思想，利用Altium Designer軟件對實驗箱的原理圖和PCB進行了設計。首先根據所選用的器件，建立器件的原理圖庫和PCB庫，之后采用層次化原理圖設計方式設計原理圖，最后在PCB編輯器中進行PCB的布局、布線和覆銅，完成實驗箱的PCB，實驗箱的PCB圖如圖4所示。

圖4 實驗箱PCB

3 實驗平臺展示

實驗平臺實物圖如圖5所示，整個實驗面板分為DE1-SoC模塊和外設模塊兩大部分。實驗面板可操作性強。面板結構布局合理、圖線分明、功能模塊劃分清楚、排列分布緊湊，接插線方便，有利于學生們獨立完成實驗，提高實驗正確率，同時可快速查找故障，提高學生的實際動手能力[4]。實驗面板中數字邏輯芯片采用16和14Pin的鎖緊座，外部擴展接口及其他器件外延連接插孔采用香蕉頭插孔座，避免了插孔堵塞，維修不易，接觸不良等現象，有效地提高了數字系統實驗箱的可靠性。同時，實驗面板中專門增設了一塊擴展區，該區域可用于后續開設的實驗教學內容自行增加或更換外設實驗模塊，具有較強的擴展性。

圖5 實驗平臺實物圖

4 實驗項目的建設

本實驗箱是為了提升學生數字系統設計和工程應用能力而開發的實驗裝置。制定實驗教學項目時，以工程項目設計為向導，采用分層次、模塊化的實驗教學模式，制定了三個層次的實驗教學項目。

（1）基礎型實驗

這類實驗項目以驗證性演示為主，要求學生掌握門電路、組合邏輯電路、時序邏輯電路等數字電子技術基本的知識點，掌握硬件描述語言和Quartus軟件基于原理圖和Verilog HDL的電路設計方法，學會觀察實驗對象，對實驗數據能進一步分析，掌握基本實驗方法和實驗技能?；A實驗項目有：Quartus軟件使用，表決器實驗，加法器實驗，搶答器實驗，觸發器實驗，數碼管顯示實驗，進制計數器實驗，序列檢測實驗等。

（2）設計型實驗

這部分實驗內容以綜合應用設計為主，在實驗內容上要求覆蓋多個知識點，有一些難度和復雜性?？筛鶕嶒炏渫庠O接口模塊，設計實驗內容。在設計過程中，訓練學生的發現問題，解決問題的能力。設計型實驗項目有：鍵盤顯示接口實驗設計，電子音樂實驗，直流電機測速控制，交通燈控制設計等。

（3）創新型實驗

創新型實驗是具有研究性和創造性的大型實驗項目，需要綜合應用各種實模塊來完成實驗項目，用于完成畢業設計和課程設計開設，能夠培養學生的綜合工程實踐能力和創新意識。創新型試驗有：數字頻率計的設計，溫度計的設計，數碼鎖的設計。

本實驗平臺采用DE1-SoC核心板加外設接口的模式進行設計。根據實驗箱的設計特點，在實驗箱上開設的所有實驗項目，既可以采用傳統的實驗電路硬件搭建，又可以采用原理圖和Verilog硬件描述語言的FPGA設計實驗，同時可根據實驗項目自身的特點，采用兩種實驗模式混合設計的實驗方法進行實驗設計，將傳統的實驗手段與現代技術手段相融合，實驗模式靈活多變，對學生綜合素質的培養具有重大的意義。

5 總結

課題針對我?，F有實驗箱在實驗教學中存在的不足進行改制，自行設計實驗箱模塊布局，實驗箱硬件電路，對硬件電路進行原理圖、PCB設計和調試。經過1年多的時間，多組學生和教師對改進的實驗箱進行了實驗試用。實踐表明，這套實驗裝置搭線方便，性能穩定，方便查找問題，維修工量減少，符合實驗教學大綱的要求，能夠滿足實驗教學需要。后期將繼續跟蹤不斷完善，并在實踐中進一步改進以便能夠更好的滿足實際教學需要。