250 MeV回旋加速器高頻低電平系統設計

牟雪兒,殷治國,魏俊逸,劉 萍,宋琦琪

(中國原子能科學研究院 核技術綜合研究所,北京 102413)

質子治療技術以加速器技術作為核心,是當前醫學物理界的一大前沿熱點,它能夠精確照射腫瘤并減小對正常組織的損傷,降低副作用發生風險,改善患者的生活質量。中國原子能科學研究院先后開展了230 MeV和250 MeV醫用回旋加速器的研制工作。230 MeV醫用回旋加速器[1]擬用于江蘇省人民醫院質子中心(揚州分院),其低電平系統為模擬數字混合型系統,采用數字信號處理器DSP實現有限狀態機對高頻啟動、開閉環等操作進行精確控制[2-3]。與230 MeV加速器相近的250 MeV醫用超導回旋加速器也在同步建造,該加速器使用二次諧波雙隙同軸腔體結構,可將質子由低能加速到242.6 MeV。

針對于230 MeV低電平系統中存在的啟動速度慢、無法在脈沖模式下閉環、電磁抗干擾能力差等問題,250 MeV低電平系統在230 MeV低電平系統的基礎上設計一套基于cPCI總線的數模混合低電平系統。該系統利用DSP處理復雜算法,FPGA對高速信號進行實時處理[4],在CPU中實現有限狀態機,通過cPCI總線與FPGA進行通信,同時,硬件設計中增加預調諧模塊和電磁隔離模塊。最終,實現250 MeV低電平系統的諧振頻率為71.177 MHz,調諧環可在77.0～77.35 MHz頻率范圍內工作,系統可在可調脈寬的脈沖或連續模式下閉環控制,且閉環鎖定時間<5 s。

1 高頻控制方案比選

低電平控制系統從構成上可分為模擬系統、數字系統和數模混合系統[5],從運行模式上可分為他激模式和自激模式[6],本文針對不同系統構成和運行模式的特點,以及加速器不同的運行階段,對中國原子能科學研究院現有低電平控制方案進行對比,優選方案用于250 MeV低電平控制系統的研制。

1.1 自激控制方案

中國原子能科學研究院177 MHz高能流強等時性回旋加速器的低電平系統中加入了自激模式。自激方法與他激方法的不同點在于高頻自激環路的工作無需外部參考信號,而是由腔體取樣作為調制器的輸入,對腔體進行激勵。自激環路的基本構成元素是:高頻發射機、傳輸線、加速器高頻腔、限幅放大器、環路移相器等[7]。該低電平系統利用高頻開關進行選擇,可將高頻系統運行在自激模式。此時,低電平輸出部分的調制器的參考信號由腔體取樣信號經過限幅放大后給出。當限幅放大器投入工作、環路移相器被調諧,滿足環路約束條件時,系統將受環路中雜散白噪聲的驅動,建立初始震蕩;隨后通過環路相移的調節,可使環路諧振收斂到目標頻率。隨后,系統使用外部參考信號與腔體取樣信號進行鑒相,其結果用于控制環路相移,以鎖定自激的工作頻率及相位。此時,該高頻系統工作在自激鎖相模式,即將系統的頻率和相位鎖定至外部參考信號源。

1.2 全數字方案

中國原子能科學研究院全數字低電平系統[8]采用ZYNQ 7030芯片完成低電平系統的控制任務,其中FPGA主要負責從高速ADC獲取采樣數據,形成IQ序列,利用數字下變頻技術將高頻信號下變頻至基帶IQ信號,再利用CORDIC算法[9]將IQ信號轉換為幅度相位信號以完成解調運算。數字幅度和相位閉環PID控制器由ARM處理器實現,將解調器得到的幅度相位信息與設置點進行比較獲得誤差信號,經過比例積分微分運算后,將運算結果發送到調制器,調制器采用硬件乘法器,將PID運算結果與NCO輸出相乘實現調制。同時為了實現一套低電平系統控制兩個高頻系統,該系統利用Z-7030片上的雙核ARM處理器,在每個處理器內核上運行一套獨立的ARM固件程序,負責一個高頻系統的自動啟動、異常保護和在線參數修改。

1.3 數模混合方案

中國原子能科學研究院230 MeV低電平系統采用數模混合方案[3],其高頻系統框圖如圖1所示。低電平由模擬數字混合型幅度環、調諧環和電壓平衡環組成。幅度環利用模擬電路完成對DDS信號的調制和對采樣信號的解調,用CPLD實現與其他板卡的數據交換并完成打火保護和反射保護;調諧環通過模擬鑒相器和DSP中的PID控制器實現對調諧馬達的控制,從而改變腔體微調電容來進行調諧,使腔體信號頻率穩定在輸入信號頻率上;電壓平衡環主要是在系統完成連續閉環后,利用ARM處理器控制調諧馬達的運動,完成兩組腔體Dee電壓的平衡調節。

圖1 230 MeV低電平控制系統框圖Fig.1 Block diagram of 230 MeV low level radio frequency control system

通過對中國原子能科學研究院現有的加速器低電平系統的比較分析,他激系統模式發展成熟,且他激系統因外部聯鎖而中斷后,不需要調整環路頻率,因此本方案選擇使用他激模式。由于250 MeV與230 MeV加速器設計相近,數模混合系統能兼顧數字電路與模擬電路的優點,因此選擇對230 MeV低電平系統進行升級改造:采用cPCI總線系統代替原有的自定義總線,并充分利用FPGA的并行架構和DSP的高速乘法器與多總線結構,有效提高低電平系統的快速實時處理能力;增加預調諧狀態和模塊,提高高頻系統的啟動速度;更改硬件電路及控制程序,實現低電平連續和脈沖的雙模式閉環;增加電磁隔離模塊,滿足醫療器械的設計要求及指標。改進后的低電平系統用于250 MeV回旋加速器。

2 250 MeV回旋加速器高頻低電平系統設計

2.1 250 MeV低電平系統總體設計

250 MeV低電平系統的設計采用數模混合的方案,其原理框圖如圖2所示,低電平系統由幅相環路與調諧平衡環路組成。相較于230 MeV低電平系統設計,250 MeV低電平系統的幅相環路保留了采樣信號的模擬解調部分,信號調制利用參考信號源和模擬IQ電路實現了對高頻信號的幅相調制,同時,不再使用CPLD完成各板卡間的數據轉換和連鎖保護,而是通過cPCI高速外圍總線與FPGA的通信實現板卡間的數據交換;調諧平衡環路保留模擬鑒相器與馬達控制部分,在鑒相器前端增加預調諧模塊,以實現低電平系統在低功率處的調諧;此外,250 MeV低電平系統的狀態機運行在cPCI CPU的VxWorks操作系統上,通過cPCI操作指令控制低電平板卡。

圖2 250 MeV低電平系統框圖Fig.2 Block diagram of 250 MeV low level radio frequency control system

250 MeV低電平系統的硬件由兩塊cPCI高頻控制卡組成:幅相控制板和調諧/平衡控制板,每塊板卡由控制底板、FMC子板及后IO模塊組成。數據處理及控制算法的實現主要依靠的是底板上搭載的DSP及FPGA。后IO主要實現模擬電路的功能,FMC板負責實現數模轉換和模數轉換,主控板的主要芯片包括Xilinx的A7系列FPGA及摩托羅拉數字信號處理器(DSP),以實現控制算法和與上位機的PCI通信,二者通過局部總線交換數據。子母板的電氣連接使用FPGA Mezzanine Card (FMC)接口,此設計可使得方案靈活性和通用性有所提高,既可使用DSP強的數值運算能力實施數字反饋控制,又可利用FPGA實現快速、靈活的聯鎖保護。其中,幅相控制板中FPGA的主要功能是接收來自低電平機箱外部的磁鐵、真空、水冷及開啟關斷信號與來自低電平機箱內部的打火、反射、本地開關等信號,并將這些信號作為低電平控制系統的聯鎖信號,用來控制低電平機箱的信號輸出,實現對高頻發射機的保護。

幅相控制板的幅度環路采用模擬電路將高頻信號解調至直流信號,利用ADC對直流信號進行采樣,采樣結果與設定值做差后輸入到DSP中進行PID運算,同時相位環路采用模擬鑒相器對腔體采樣信號與參考信號進行鑒相,鑒相結果與設定值做差后通過ADC輸入到DSP中進行PID計算,幅度環路與相位環路的PID計算結果通過DSP內部處理后,生成兩路正交信號,正交信號經DAC輸出到模擬調制器對高頻信號進行調制。調諧平衡控制板通過模擬鑒相器對腔體采樣信號與正向信號進行鑒相,鑒相結果與設定值做差后通過ADC輸入到DSP中進行PID運算,運算結果經DAC輸出后控制馬達的運動,平衡環路是在低電平系統調諧、幅相均閉環后,控制馬達的運動,使兩個腔體電壓平衡,馬達的控制信號與限位保護均是通過調諧板上的FPGA實現。

250 MeV低電平系統的軟件包括上位機軟件開發和主機系統接口開發。軟件的主要功能為狀態機實現、參數設置、數據獲取、數據處理等,這部分功能主要由上位機軟件系統完成。此外,控制算法和連鎖保護在DSP系統和FPGA系統中實現。

2.2 PID調諧實時控制速率提升

在調諧環路中,鑒相器的輸出結果與設置相位相減形成誤差,經ADC輸入到DSP中進行PID運算,根據運算結果控制腔體微調電容共模運動,實現調諧。PID的更新速率制約著調諧環的控制帶寬,進而影響調諧環路最大穩定增益。為進一步提高PID運算速率,本文利用DSP56800系列數字信號處理器的高速并行加乘指令和多總線架構實現PID的數值運算[10]。數字式PID算法可表示為:

u(n)=u(n-1)+K0e(n)+

K1e(n-1)+K2e(n-2)

式中:u(n)和u(n-1)分別為當前時刻和前一時刻PID計算結果;e(n)、e(n-1)和e(n-2)分別為當前時刻、前一個時刻和前兩個時刻的設定值與實際值的差;K0、K1和K2為增量式PID算法的計算系數,其值和比例系數P、積分系數I和微分系數D的設置值有關。

在DSP的X存儲器中使用R0和R3寄存器,可由全局數據總線進行讀寫操作:將當前時刻、上一時刻和前兩時刻的PID的輸入x(n)、x(n-1)和x(n-2)存儲到寄存器R0中,將K0、K1、K2存儲到寄存器R3中,利用全局總線對這兩個寄存器進行讀寫并利用DSP中的累加器和乘法功能實現y(n)=y(n-1)+K0x(n)+K1x(n-1)+K2x(n-2),這種并行匯編指令有效提升了PID算法運算速率。

2.3 低電平系統自啟動流程優化

為降低超導回旋加速器使用的復雜性,一鍵啟動功能是本套高頻控制設計的重點,其中二次電子倍增效應[11]是制約回旋加速器高頻啟動的主要因素,如何克服低功率區間的功率-加速電場的非線性是設計啟動流程的核心問題。中國原子能科學研究院100 MeV強流回旋加速器低電平控制系統[7]的啟動方法是使用短脈沖進行搜索,利用快速的脈沖前沿穿越多電子效應區域。即在脈沖搜索過程中低電平控制系統輸出一系列功率較高的高頻短脈沖,同時控制調諧電容做往復運動追蹤腔體諧振點。而瑞士保羅謝爾研究所(PSI)回旋加速器的低電平啟動則是在一個較低的高頻功率[12]下搜索腔的諧振點,然后輸出約200 μs的百kW級的短脈沖[13],使腔體快速通過多電子區,避免陷入多電子效應。PSI的回旋加速器采用的是分離扇方案,它在低功率調諧處的功率水平較緊湊型回旋加速器更高,該方法不能在250 MeV超導回旋加速器中直接應用。

250 MeV低電平系統的一鍵開機設計,參考PSI回旋加速器的啟動方法,使用連續低功率調諧的方法,以取代耗時的諧振搜索。然而,低功率搜索的功率較PSI的加速器腔體功率等級低3個量級,只能實現諧振的初步搜索。在此基礎上,提出結合脈沖調諧的方法,利用脈沖信噪比好的特點,以實現諧振頻率的準確鎖定。啟動過程包括低功率調諧、脈沖搜索、功率提升和連續運行4個階段。這4個階段在CPU中建立狀態機實現,分別記為S1、S2、S3、S4[2]。其中在S1階段,低電平系統使用低功率的連續波信號以驅動腔體,使得所建立的腔體電壓低于最小的二次電子倍增閾值。此時,控制器FPGA輸出強制連續信號,使幅度板處于連續波模式,同時將調諧板置于預調諧狀態,通過改變信號通路來實現極低功率條件下的腔體調諧,調諧環的設計中加入了預調諧模塊,它由放大/衰減電路組成,以拓寬現有調諧相位甄別的動態范圍。線路中,進入鑒相器的兩路信號分別為腔體取樣信號和正向信號。在預調諧時,由于腔體取樣信號和正向信號幅度都很小,需通過控制高頻開關HSWA2-30DR+選擇信號經過放大器,再進入鑒相器;在高于多電子效應的功率水平下,則選擇通過另一路衰減器;在脈沖時,脈寬內通過衰減器,脈寬外通過放大器,則可充分利用整個脈沖周期進行調諧。上述三者結合,躲避了多電子效應對調諧環路的干擾,拓展調諧環路的動態范圍,縮短了調諧環路的收斂時間,提高了加速器的運行效率。

2.4 連續與脈沖雙模式的閉環控制

目前,國際上的回旋加速器低電平系統一般在連續模式下閉環運行[14-16]。230 MeV低電平系統同樣是設計在連續運行模式下閉環,但在實際調試中發現,低電平系統工作在連續模式下會導致引出劑量過高,且會對耦合窗造成一定程度的損壞,因此250 MeV低電平系統需新增脈沖閉環模式以滿足日常運行和設備調試,使加速器既可穩定運行在連續模式下,也可穩定運行在脈沖模式下。

250 MeV低電平系統在連續狀態下閉環是通過正反饋邏輯線路實現的,使得高頻輸出功率和占空比快速增加至連續狀態。而在脈沖狀態下閉環時,輸出信號的功率和占空比不受正反饋回路控制,而是由FPGA直接控制數控衰減器和輸出端的高頻控制開關實現。為實現在脈沖狀態下調諧環路的穩定,低電平輸出端通過高頻開關控制輸出一個脈沖信號驅動腔體,由于預調諧模塊的存在,該脈沖信號在高/低電平時都能進行鑒相和調諧,同時,通過鑒相電路部分的track/hold功能,保證在脈沖高電平時,調諧電容馬達根據PID輸出結果進行調節,在脈沖低電平時,馬達運動狀態維持在高電平時的最后狀態,此時,調諧環實現在脈沖狀態下的持續調諧和閉環判斷。幅度環在脈沖高電平階段判斷腔體是否閉環,在腔體電壓到達幅度閉環設置點后,電路輸出VDee_OK信號指示幅度環閉環。高頻開關控制信號Unlock可控制調制信號經過RF2或RF1兩路不同衰減倍數的衰減器從而實現輸出信號的脈沖化,因此只需控制Unlock信號,就可對高頻輸出信號的脈寬進行調節。

2.5 電磁兼容模塊

醫用回旋加速器對設備的電磁兼容(EMC)性有具體的要求,設備需滿足電磁兼容的測試,同時,EMC設計對提升低電平系統性能有重要作用,正逐漸成為低電平設計的一個重要指標[17-18]。低電平系統處理的高頻信號在進入機箱和從機箱輸出時會產生高次諧波分量,造成嚴重的電磁干擾。同時,在實際調試過程中,當人員靠近低電平機箱產生靜電后,低電平系統會出現打火甚至重啟的情況。針對現有低電平系統中缺少電磁隔離功能的問題,250 MeV低電平系統加入了電磁兼容模塊。

為降低外部干擾對設備的影響,該電磁兼容模塊設計在后IO板中,通過選擇合適的濾波器和隔離器件、電接地、增加屏蔽裝置、加強板極EMC設計等方法來抑制電磁干擾。

1) 合適的濾波器與隔離器件:濾波器選擇中心頻率為72.5 MHz,帶寬為47 MHz的無源濾波器濾除高次諧波的干擾;變壓器選擇50 Ω高頻變壓器對高頻信號進行電磁隔離;光耦隔離電路用于板內外數字信號的隔離。

2) 供電與接地:供電與接地分為板外和板內。板外供電由機箱電源直接提供,板外接地與“大地”直接相連,保障設備的安全接地;板內供電通過板上的隔離電源實現供電,板內接地與板上定義的基準地相連。

3) 增加屏蔽裝置:采用鋁制機箱對電路進行屏蔽。

完成模塊的生產后對該模塊進行靜電放電測試(ESD)。

3 實驗驗證與分析

3.1 低功率調諧與PID調諧速率

對低功率調諧的測試前,通過電子尺記住諧振點馬達位置,然后將馬達調至遠離諧振點的地方,通過上位程序控制低電平輸出一個較低功率的信號,記錄馬達移動方向為諧振方向時低電平輸出的最低功率,此時腔體采樣信號的電壓為0.1 Vpp,正向電壓為0.11 Vpp。在低功率可調諧時,改變采樣信號的相移,得到鑒相器結果,如圖3所示。通過測試得到:當低電平輸出為0.36 Vpp,采樣信號信號為0.1 Vpp時,采樣與正向信號經預調諧模塊放大后,鑒相器可工作,調諧環路正常工作。同時,測試調諧環路的PID響應速率,從100 ns提升到10 ns。

圖3 低功率調諧時的鑒相器輸出結果Fig.3 Phase detector output result at low power tuning

3.2 脈沖閉環測試

當腔體采樣信號為1∶10占空比的脈沖信號時,脈沖信號與trake/hold指示信號如圖4所示,通道1為track/hold指示信號,通道2為采樣脈沖信號,在指示信號為低電平時,PID輸出結果隨鑒相器輸出實時變化,當指示信號高電平時,PID輸出結果維持在指示信號為高電平時的最后一個狀態。DAC定時讀取PID運算結果,以控制調諧馬達運動。最終,通過測試得到DAC對PID輸出結果隨采樣信號相位的變化在正負8 V之間變化,并能實現狀態保持。

圖4 trake/hold指示信號Fig.4 Signal of track/hold

脈沖閉環狀態下的腔體取樣信號如圖5所示,通道1和通道2為腔體取樣信號,幅度穩定在4.5～4.6 Vpp之間,脈沖占空比也可根據設置值實現在線調整。

a——10%占空比脈沖閉環;b——21%占空比脈沖閉環圖5 占空比可變的脈沖閉環結果Fig.5 Pulse closed loop result with variable duty cycle

3.3 電磁兼容模塊測試

將電磁兼容測試板放入屏蔽機箱內,利用手持式靜電放電模擬器(EDS 20H)產生6 kV的模擬靜電信號,測試方法如圖6所示。保證機箱外殼地與靜電器地相接,利用靜電器放電頭的尖端產生連續高壓脈沖信號,分別在機箱信號的接口、機箱表面和機箱棱角處進行靜電測試。測試結果如圖7所示,靜電發生后,信號可在短時間內恢復,不會導致電源失效和設備損壞,證明電磁兼容模塊對靜電干擾有效。同時可觀察到:靜電發生在信號接口處和機箱尖角處產生的電磁干擾更大,在機箱表面產生的電磁干擾較小。

圖6 電磁兼容測試Fig.6 EMC test

a——信號輸入端與機箱棱角處;b——機箱表面處圖7 電磁兼容測試結果Fig.7 Result of EMC test

4 結論

本文對中國原子能科學研究院250 MeV醫用超導回旋加速器低電平控制系統進行了升級改造,并對該套低電平系統功能進行了測試。該低電平系統以230 MeV低電平系統為基礎,增加了低功率調諧狀態、脈沖閉環模式,有效提升了DSP內PID的運算速率,同時實現了系統的電磁隔離。經測試,250 MeV低電平系統實現了低功率下的腔體調諧并能保證在脈沖模式下PID的穩定運行以實現脈沖閉環。系統的電磁兼容模塊通過靜電測試驗證了系統電磁兼容性。