一種基于開關電源的過流保護電路

李佳成, 趙宏亮, 盧雪梅

(遼寧大學 物理學院,遼寧 沈陽 110036)

0 引 言

隨著電子信息技術的不斷發展,電子產品越來越趨于輕型化和小型化,因此高性能的電源管理芯片在市場上占據越來越重要的地位。開關電源芯片作為一種高效率、體積小、質量輕、精度高的電源芯片在電子、通信、航天、軍事等領域被廣泛應用[1],其中大功率MOSFET開關管因其出色的高頻開關特性和低的導通阻抗而被廣泛應用,但其又存在過載承受能力較弱的問題,過大的電流可能會對器件造成永久性的損傷,降低芯片的安全性和可靠性[2]。因此,如何設計出可靠而合理的過流保護電路尤為重要,它必須具有較快的響應速度且不受電源電壓和溫度的影響[3-4]。

傳統過流保護電路在系統過流時,會將過流信號反饋給控制電路來關斷功率管,以限制住電感電流峰值的方式來達到限流的目的[5]。通常過流保護電路電流采樣的方式有2種:一種利用串聯電阻采樣;另一種利用功率管自身的導通阻抗來采樣[6]。文獻[1]利用一個采樣電阻與開關管串聯,通過調整電阻與開關管導通阻抗的系數進行匹配來精確限流閾值,然而但是由于開關管的導通阻抗與電阻受工藝與溫度的變化趨勢不同,其只能在某一條件下精確匹配;文獻[7]利用功率管自身的導通阻抗采樣,基于理想的正負溫度系數的假設條件下,得到了不受電源與溫度影響的理論限流閾值公式,然而由于實際器件的溫度系數與理想情況的差距以及溝道調制效應的影響,實際電路中達到精確度并不高。

針對上述問題,本文基于谷值限流的方式設計了一種新穎的采樣比較方式。該方式電路結構簡單、響應速度快、精確度高,適用于電流模式控制的開關電源芯片。

1 電路整體結構和基本原理

電路的整體結構如圖1所示。

圖1 電路整體結構圖

該結構由采樣電路、比較器和控制邏輯3部分組成。M1為功率開關管,M2為整流開關管,當M2管打開時與比較器開始工作。基于電流模式控制方法[8],時鐘信號CLK上升沿來臨時,控制邏輯產生窄脈沖信號clk_initial控制M1管打開,同時 M2管關閉,電感電流上升。下一階段,M1管關閉,M2管打開,電感電流開始下降。當芯片處于正常工作狀態時,在每一個CLK上升沿來臨時,系統不斷重復上一周期的動作。當芯片過流時,電感電流高于過流閾值,比較器輸出的過流信號OCP變高,控制邏輯屏蔽clk_initial信號,使下一周期在CLK上升沿來臨時M1管不能開啟,保持電流繼續下降。直到某一周期的CLK上升沿來臨時電感電流谷值低于過流閾值,比較器的輸出翻轉,不再屏蔽clk_initial信號,M1管才能再次開啟,重復周期動作。

由圖1可得:

VL=VSW-Vout

(1)

結合電感方程和Buck電路占空比方程

(2)

(3)

其中:VL為電感兩端電壓;ΔI為電感電流的變化量。在M1管打開的電流上升階段,VSW與電源短接,Vout值由反饋電阻決定,ΔT為功率開關管的導通時間Ton,其由占空比D決定。在某一工作狀況下均為定值。因此,ΔI保持不變,當電感電流的谷值被限制住時,負載電流也被限制住。

2 關鍵單元電路設計

2.1 采樣電路

本文的電流采樣電路如圖2所示。在M2管導通時,電流IL是從地流向SW點,得到的VSW為一個負電壓,其大小為電感電流大小的直接反映。通過將一個固定的偏置電流Ibias經過匹配管Mmatch流向SW點,在VSW的負電壓基礎上疊加一個正電壓來消除導通阻抗的影響。

圖2 采樣電路

由圖2可得:

VSW=-ILRon-M2

(4)

VA=VSW+Ibiask1Ron-M2

(5)

VB=0

(6)

其中:Ron-M2為M2管的導通阻抗;M2與Mmatch是匹配管,即Mmatch管的導通阻抗為k1Ron-M2,k1為比例系數。當電路正常工作時,IL的值比較小,VSW的值經過正電壓疊加后,使VA>VB,比較器輸出的OCP信號為低電平;當電路過流時,IL的值變大,VSW負值更小,使VA

聯立式(4)～(6),當VA=VB時得過流閾值為:

Ith=k1Ibias

(7)

由式(7)可知,過流閾值Ith為一個與電源電壓和溫度無關的值。

2.2 比較器

基于采樣電路的結構,采用以電流源為負載的共源共柵結構為基礎設計比較器,電路的具體結構如圖3所示。M3～M10為比較級,流過M3～M6與M7～M10的電流均為偏置電流Ibias,同時作為采樣電路中流入SW點的電流。電感電流越大,A處的電壓越低,M5和M6的柵極電壓越低。當A處電壓低于B處電壓時,由于電流鏡像的作用,流過M9和M10的電流會低于流過M7和M8的電流,使輸出點電壓被拉高,經過輸出級M13～M15與反相器輸出OCP高電平信號。由于功率管的尺寸通常很大,增加M16～M19的共源共柵結構來鏡像一路電流aIbias來調節過流閾值以降低比例系數,a為電流鏡并聯數。

圖3 比較器電路

由圖2、圖3可知,在理論結構上增加了MSW1和MSW2管,這是由于M1和M2處于不斷開關的狀態,VSW的跳變非常大,嚴重影響比較器的反應速度。因此加入MSW1和MSW2管作為開關,在M2管關斷時,斷開A點與SW點的通路,通過M11和M12管使A、B兩點電壓總是保持在相同水平以提高響應速度。注意到MSW1和MSW2管串聯在采樣回路中,因此M2、Mmatch、MSW1、MSW2均應設計為匹配管,同時式(5)～(7)修正為:

VA=VSW+(a+1)Ibiask1Ron-M2

(8)

VB=Ibiask2Ron-M2

(9)

Ith=(a+1)Ibiask1+aIbiask2

(10)

其中,k2為比例系數。

2.3 控制邏輯

控制邏輯電路如圖4所示,電路由觸發器與簡單的邏輯門電路構成。在系統處于正常工作狀態時,OCP信號為低電平,OCP信號不會影響與非門的輸出結果。功率開關管M1的開啟完全由LSDR信號控制。在系統處于過流狀態時,OCP信號為高電平,無論LSDR信號是什么,當CLK的上升沿來臨時,clk-initial信號會被屏蔽,使M1管不能開啟。

圖4 控制邏輯電路

3 電路仿真結果及分析

基于0.18 μm 的BCD(bipolar-CMOS-DMOS)工藝在Spectre環境下進行電路仿真,仿真參數見表1所列,將仿真參數代入式(10)中得到過流閾值為7.348 A。

表1 過流保護電路的仿真參數

在3～6 V的電源電壓和-55～125 ℃的溫度范圍內分別設置5步進行仿真,結果見表2所列。電壓在+50～-50 mV的階躍信號下仿真比較器的響應速度,仿真曲線如圖5所示。本文與其他文獻的過流保護電路的性能參數見表3所列。

表2 不同電源電壓和溫度時的過流閾值 單位:A

由表2可知,在不同電源電壓與溫度的條件下,過流閾值的最大誤差為3.5%,過流閾值受電源和溫度變化的影響很小,電路的穩定性和可靠性高。由圖5可知,比較器的傳輸延時只有28 ns。由表3可知,在相似條件下,本文的過流保護電路準確度更高,對響應速度有明顯提升,電路的綜合性能更優。

圖5 比較器延時仿真波形

表3 本文與其他文獻的參數性能比較

將該過流保護電路應用到一個完整的DC-DC開關電源芯片中,在過流條件下得到的仿真結果如圖6所示。

從圖6可以看出,當負載電流超出閾值時,產生OCP信號將clk-initial信號屏蔽,電感電流擴頻,谷值被限制住。

圖6 過流保護電路整體仿真

4 結 論

本文設計了一種適用于電流模式開關電源的過流保護電路,基于谷值限流提出了一種新型的采樣和匹配方式。本文對電路的整體結構和工作原理進行了闡述和理論推導,并在Spectre環境下進行仿真驗證。仿真結果表明,過流閾值受電源電壓和溫度變化的最大偏差僅為3.5%,限流精確度高,同時在響應速度上也有很大的改善,傳輸延時僅為28 ns。