一種用于超大像元長波紅外讀出電路設計

袁 媛,楊斯博,徐長彬,岳冬青

(中電科光電科技有限公司,北京 100015)

1 引 言

隨著紅外探測器材料和器件制備工藝的不斷發展,各類紅外系統的性能得到快速提升,其應用領域越來越廣,已發展成為當代信息化社會、信息化軍事等諸多領域不可替代的重要技術裝備[1]。在某些紅外信號輻射變化幅度小,背景相對穩定的應用場景,電子學地面分辨率要求不高,為了降低光學系統的復雜性,同時滿足目標紅外輻射大幅寬需求,需要超大像元尺寸的長波紅外探測器對目標信號進行探測。但是對于長波紅外探測器,像元面積的增大一方面會導致探測器暗電流急劇增加,另一方面使得探測器暗電流波動更加難以控制[2]。本文給出了一款適用于超大像元尺寸長波讀出電路方案,能夠很好的解決超大像元面積對長波碲鎘汞探測器性能帶來的惡化。文中還對電路設計仿真工作做了詳細介紹,最后給出了電路實測結果。采用該款讀出電路的探測器組件已隨相機整體完成了功能、性能驗證。

2 超大像元面積讀出電路像元積分方法

2.1 傳統單像元積分讀出方法

傳統單像元積分讀出方法,是指讀出電路每個像素單元與單個探測器光敏元進行互聯[3],如圖1所示,讀出電路的像素級單元電路在與探測器光敏元相同的面積內完成對探測器信號的積分以及電荷-電壓轉換過程。

圖1 探測器單像元與讀出電路像素單元傳統互聯方式

采用傳統單像元積分讀出的方法實現讀出電路設計是最簡單的,在超大的像素單元面積內,電路版圖布局布線的空間大、受像元面積限制小,能夠實現超大積分電容對長波信號進行積分,同時可以實現多檔積分電容切換,更重要的是能夠有效地降低版圖寄生效應進而減小信號在輸出鏈路上的衰減,更多的布線空間可以進行大量隔離環及隔離線的設計以解決像元間的信號互擾問題。但是對于超大像元面積長波紅外探測器芯片,由于像元面積的增大使材料缺陷落在單像元內部的概率增加,例如在相同的碲鎘汞材料缺陷密度的情況下,缺陷落在96 μm×96 μm像元面積的概率是落在常規25 μm×25 μm像元面積概率的16倍,這會導致探測器盲元個數急劇增加;另外,超大像元面積探測器芯片的動態結阻抗更小,這會導致長波探測器工作時暗電流的成倍增加,因此要實現性能良好的超大像元面積芯片是十分困難的。

2.2 超大像元分解為子像元積分合并讀出方法

大像元面積探測器芯片整體的盲元率及暗電流難以控制,若要保證長波探測器芯片的良好性能,芯片的像元面積不宜過大,于是可將超大面積像元按情況分為具有n×n個子像元的像元矩陣,每個子像元面積為單像元的1/n2。相應的讀出電路也需要設計n×n個子像素單元電路與探測器芯片中的n×n個子像元分別互聯,對探測器的子像元信號進行積分以及電荷-電壓轉換,如圖2給出了3×3子像元的像元矩陣與讀出單路像素單元的互聯方式示意圖。

圖2 探測器子像元與讀出電路子像素單元電路互聯方式

將超大像元分解為子像元后,各子像元的光信號進行獨立積分,也就是在讀出電路上每個子像元配有一套輸入級電路,將各子像元光信號轉換為電信號,各子像元的電信號通過后級電路處理累加后輸出。對于讀出電路來說,可以通過在每個子像元面積內設計多檔積分電容來實現積分增益調整,同時也可以在關鍵信號線間及各子像元間做好充分的隔離,以降低子像元間信號互擾。因此采用該方法,可以很好地解決高性能超大像元面積探測器芯片制備困難的難題。

3 超大像元讀出電路設計

根據上述兩種超大像元探測器用讀出電路實現方法的比較,本文設計采用將超大像元分解為子像元的方案。電路設計以96 μm×96 μm超大像元面積長波探測器為例,設計陣列規格為80×1的具有子像元積分合并讀出功能的讀出電路,電路采用0.35 μm標準CMOS工藝。

3.1 單像元信號傳輸鏈路設計

本設計以80×1像元規格為例,焦平面線列的80個像元排成一排,每個像元在探測器積分時間內單獨積分,具有各自獨立的信號傳遞輸出鏈路,最終由列選譯碼器產生的多路選通信號控制,按順序輸出80個探測器的積分信號,圖3給出了80×1像元規格讀出電路工作的原理框圖。

圖3 讀出電路工作原理框圖

在圖3結構的讀出電路中,80個像元的傳輸鏈路完全一致的,在一套數字時序控制下,80個像元信號的積分、轉移、處理都是獨立的。本文設計的超大像元讀出電路,將像元面積96 μm×96 μm單像元以3×3矩陣形式分成9個子像素單元,每個子像素單元面積為32 μm×32 μm,與探測器以圖2的方式互聯。單像元內的9個子像元積分后,在單像素單元內完成積分信號的累加,在時序的控制下,將單像元信號向后級電路傳遞輸出,圖4給出了單像元傳輸鏈路示意圖。讀出電路的輸出擺幅、信噪比等關鍵指標由模擬信號鏈路決定,因此它是讀出電路設計的關鍵[4]。

圖4 單像元傳輸鏈路示意圖

為了提高探測器的幀頻,讀出電路采用邊積分邊讀出(IWR)工作模式,即在第N幀積分時間內,各像元光電流經像素單元電路積分、轉換、處理后的電壓信號存儲在采樣存儲電路內;像素單元電路完成信號轉移后經過短暫復位,開始對第N+1幀信號進行積分,此時在采樣存儲單元內寄存的第N幀信號,在輸出時序及多路選通信號控制下,通過輸出級電路輸,圖5給出了讀出電路IWR工作模式的時序圖。

圖5 IWR工作模式時序圖

3.2 輸入級設計

本設計將96 μm×96 μm像素單元面積等分成3×3個子像素單元,每個子像素單元擁有一套獨立的輸入級結構,即在面積32 μm×32 μm子像素單元內要同時實現對探測器光電流積分、8檔積分電容增益切換、以及子像元盲元替代、旁路測試等功能。DI輸入級結構簡單,所以相應其占用版圖面積和功耗、噪聲均較小[5],本設計讀出電路為超大像元長波探測器專用,綜合考慮版圖面積、注入效率、實現難度等因素,輸入級采用DI結構。

DI輸入級結構像素單元電路示意圖如圖6所示,9個子像素單元各具備一套完全相同的DI輸入級結構,分別對9個子像元光電流信號進行積分,積分完成后,子像元積分電容上的電壓信號匯聚在積分總線Vint上,經過源隨將電平平移后的積分電壓信號從像素單元電路輸出到后級采樣保持電路中。圖6中僅有一檔積分電容增益,電路設計時,為實現8檔積分電容增益切換,每個子像素單元內均有4個獨立的積分電容,通過串口數據控制4個獨立電容開關,實現電容重組,組合出8檔積分電容。

圖6 像素級電路示意圖

為了進一步降低探測器盲元率,本電路在像素單元內通過對各子像元積分電容上的信號進行開關控制,實現了旁路測試及盲元替代(子盲元剔除)。如圖6,開關S1～S9通過外部給入的串口數據,對9個子像元分別進行單獨的信號遍歷即每次只閉合S1～S9中的一個開關,這時僅有一個子像元的積分電壓信號接入Vint,相應的輸出僅為該子像元的信號,即實現了旁路測試功能。

當確定9個子像元中盲元的位置時,通過外部串口數據對各像元內9個開關的控制,即可實現盲元替代功能。假設每個子像元對應的積分電容為C0、子像元光電流I0,當該像元所有子像元均為非盲元時,S1～S9默認均閉合,此時積分總線Vint上的電壓V0由式(1)決定:

(1)

當某個像元中有n(n為整數,1≤n≤9)個盲元時,根據旁路測試功能確定的子像元盲元位置,將該在子像元對應的開關S斷開,斷開子像元盲元積分電容與積分總線Vint的連接,此時積分總線Vint上的電壓V1由式(2)決定:

(2)

由式(1)、式(2)可以看出,盲元替代后積分總線Vint上的電壓V0=V1保持不變,通過控制子像元開關可以實現子像元盲元替代功能。

在對80×1個像元線列進行設計時,需對80×9個子像元開關進行編碼,通過外部串口寫入編碼即可對開關進行控制。

3.3 信號采樣存儲電路

為了實現IWR功能,在像素輸入級與輸出級之間增加信號采樣存儲電路,圖7虛線框內的采樣存儲電路由采樣開關加采樣存儲電容構成。在第N幀積分時間內即將結束時,采樣開關SC閉合,采樣電路像素級電路中源隨輸出電壓信號被采樣存儲在采樣電容CC上,隨后開關SC斷開;在第N+1幀積分時間內,多路選通開關SMUX閉合,采樣電容上的第N幀信號傳遞到輸出級輸出。

圖7 信號采樣存儲電路示意圖

圖8 輸出級電路結構

3.4 輸出級電路

輸出級電路由接成單位增益的運放實現[6],用以增大信號的驅動能力。80個像元積分信號在時鐘的控制下,與多路選通電路配合,依次輸出1～80元積分信號。

4 讀出電路仿真、測試結果

4.1 像素級電路仿真

對圖6中的具有3×3個子單元的像素級電路進行輸出動態仿真,分別給每個像元均勻變化的電流,從圖9的仿真結果可以看出,隨著電流的線性增加,積分電壓也線性增加,輸入級設計范圍1.53～4.53 V達到3 V的動態范圍。

圖9 輸入級仿真結果

4.2 子像元盲元替代功能仿真

本款電路盲元替代在像素單元內完成,通過對子像元盲元積分信號的關斷,自動實現子盲元替代功能。表1給出單個超大像元中存在不同個數子像元盲元時,盲元替代后的電平差異。電平差異主要來源于開關管的注入效應。

表1 子像元盲元替代仿真結果

4.3 噪聲仿真

噪聲仿真采用tran noise仿真,仿真時長200幀,帶寬200 MHz,最小頻率為100 Hz,在900 fF積分電容時,電路平均噪聲約0.25 mV。

4.4 整體80×1像元電路功能、性能仿真

對80×1像元規模的讀出電路進行數模混合仿真,以驗證整體電路設計的正確性及輸出擺幅、建立時間等。

整體電路仿真時,采用tran瞬態仿真,仿真時將80元分為8組,每組10個像元,每組像元分別注入不同的積分電流,仿真結果如圖10所示,各元輸出電壓隨電流激勵信號成正向線性變化,電路功能正確。

將圖10中最大信號建立部分波形放大獲得圖11的細節圖,電路在106 ns內可以建立3 V信號,電路擺率達到28.3 V/μs。

圖11 電路建立時間仿真細節圖

4.5 測試結果

采用0.35 μm標準CMOS工藝對讀出電路進行流片后,將讀出電路芯片與探測器芯片互聯,對互聯后的混成芯片進行功能、性能測試,測試結果如表2所示。

表2 長波探測器混成芯片測試結果

從長波探測器實測結果可以看出,本設計將超大像元拆分為3×3子像元后,通過對各子像元信號進行積分累加,能夠等效單一大像元對光電信號的積分,其信號、噪聲、動態范圍等性能與常規像元尺寸的探測器相當,同時利用盲元替代功能,顯著地降低了盲元率。

5 結 論

本文給出了可應用于超大像元面積長波探測器專用讀出電路設計方法,即通過將單一超大像元分解為子像元分別積分,再進行信號合并讀出的工作方式,有效的解決了長波探測器超大像元暗電流大、暗電流難以控制導致探測器噪聲盲元多、信噪比低的難題。本方案讀出電路在像素單元內采用了大量的開關,設計時應考慮開關動作引入的電荷注入效應對電路噪聲的影響?；谏鲜龇椒?以96 μm×96 μm超大像元面積、線列規模為80×1碲鎘汞探測器為例,將單像元分為3×3個子像元對讀出電路進行設計。通過仿真及實測結果,驗證本款電路功能正確、性能優良。