Virtex-5系列SRAM型FPGA單粒子效應重離子輻照試驗技術研究

賴曉玲，郭陽明，巨 艇，朱 啟，賈 亮

(1.西北工業大學 計算機學院，西安 710072；2.中國空間技術研究院 西安分院，西安 710000)

0 引言

靜態隨機存儲器(SRAM，static random access memory)型現場可編程邏輯門陣列(FPGA，field programmable gate array)是一種可以重復編程的FPGA，電路功能由存儲在器件內部配置存儲區的配置文件確定，用戶可以通過配置接口進行在線調試或者遠程加載。隨著微電子技術的不斷進步，SRAM型FPGA已經發展成為具有豐富的可編程邏輯資源，支持高速應用的大規模可編程器件。由于SRAM型FPGA具有高性能、可重構的優點，已經廣泛應用于宇航領域，成為星載設備的核心處理器件[1-3]。但是SRAM型FPGA具有大量配置存儲單元，在空間環境下受到高能粒子轟擊可能發生單粒子效應從而對電路功能產生影響，因此空間應用時必須進行單粒子效應敏感性評估和防護設計[4-5]。

Xilinx公司的SRAM型FPGA器件功能強大、性能優異。根據性能、資源和規模的不同，該公司的SRAM型FPGA器件可分為Spartan、Artix、Kintex和Virtex系列等。其中，Virtex系列是Xilinx公司的高端器件，具有邏輯資源豐富、高帶寬、高速度和大規模集成的特點，適用于高端通信、數據中心、嵌入式視覺、高性能計算和控制系統等領域，也越來越多的應用在航空航天中[6]。

SRAM型FPGA可以看作由配置存儲器和用戶可編程邏輯構成的兩層架構[7]。用戶可編程邏輯包括可編程塊(CLB，configuration logic block)、IO塊(IOB，IO Block)、塊存儲器(BRAM，block RAM)、數字時鐘管理模塊(DCM，digital clock manager)、DSP48、其他資源(如處理器核、PCIe、高速接口等)。用戶可編程邏輯的具體功能與連接關系由配置存儲器(CRAM，configuration RAM)決定。SRAM型FPGA兩層架構示意圖如圖1所示。

圖1 SRAM型FPGA兩層架構示意圖[7]

根據國內外試驗研究[8-9]，Xilinx公司的SRAM型FPGA屬于體硅CMOS器件，空間應用時主要受到總劑量效應和單粒子效應的影響。單粒子效應包括單粒子閂鎖(SEL，single event latch-up)、單粒子翻轉(SEU，single event upset)、單粒子功能中斷(SEFI，single event function interruption)和單粒子功能失效(SEF，single event failure)[10-12]。SEL是指單個粒子入射產生的電荷觸發了器件內部的寄生P-N-P結構電流正反饋，最終導致器件燒毀。SEU是指單個粒子入射引起電荷沉積導致的存儲單元狀態翻轉。SEFI是指器件中的特殊存儲單元發生SEU后導致器件功能喪失，如SelectMAP SEFI、FAR SEFI及POR SEFI等。SEF是指用戶邏輯電路中的存儲單元(主要指觸發器Flip-Flop和BRAM)或配置存儲器發生SEU造成用戶功能電路錯誤或者失效。SEFI和SEF都是器件內部的存儲單元發生SEU對電路功能造成影響，區別在于存儲單元的類型和所屬電路功能不同。

SRAM型FPGA空間應用時，用戶主要關心器件所加載的用戶功能電路在軌發生SEF的概率。導致用戶電路失效的來源主要包括CRAM、BRAM、用戶Flip-Flop和特殊電路寄存器發生的單粒子翻轉。CRAM發生單粒子翻轉可能導致查找表(LUT)、CLB、路由矩陣、布線開關等發生變化，造成電路邏輯錯誤或互聯線橋接錯誤，引起工作電流增加，此外，SEU在用戶邏輯電路中通過故障耦合和傳遞，最終導致用戶電路輸出錯誤、功能異常甚至功能中斷。CRAM的單粒子翻轉在FPGA全部單粒子翻轉事件中占90%至95%，是器件發生SEF的主要原因。BRAM一般用于存儲用戶電路運算過程中產生的大量數據或參與計算的參數。根據數據更新頻率的快慢，單粒子翻轉導致電路運算結果錯誤的持續時間存在差異。用戶Flip-Flop用于實現控制電路中的寄存器或少量數據寄存，發生單粒子翻轉可能導致電路狀態異常或者運算數據錯誤。NASA給出了SRAM型FPGA單粒子功能失效率(SEF)的計算公式[5]：

P(fs)error∝PConfiguration+P(fs)Functional Logic+PSEFI

(1)

其中：PConfiguration是配置存儲器翻轉導致的失效率；P(fs)Functional Logic是用戶邏輯電路翻轉導致的失效率，主要來源是用戶Flip-Flop的單粒子翻轉和組合邏輯的單粒子瞬態被后續寄存器捕獲后產生的翻轉；PSEFI是器件發生SEFI導致的失效率，概率極低。可以看出，CRAM、BRAM和用戶Flip-Flop發生的單粒子翻轉是導致器件功能失效的主要因素，是單粒子翻轉防護設計的重點對象。

國內外學者開展了大量針對Xilinx公司的SRAM型FPGA器件單粒子效應的地面模擬輻照試驗。在美國國家航空航天局NASA針對商用現貨(COTs，commercial off-the shelfs)器件編寫的器件輻射環境選用指南[13]中，將Xilinx的SRAM型FPGA器件的單粒子效應指標數據進行了整理歸納。如圖2所示，該圖為在重離子加速器試驗中獲取的SEU韋布爾曲線，主要覆蓋了制造工藝特征尺寸在180 nm～16 nm范圍的SRAM型FPGA器件。從圖中可以看出，工業級器件的單粒子翻轉效應的線性傳輸能(LET，linear energy transfer)閾值均小于3 MeV·cm2/mg，不能滿足在軌單粒子翻轉指標要求，需對該類器件進行加固設計[14-16]，并對加固的有效性進行準確評估。上述器件CRAM在地球同步軌道(GEO)上的SEU概率如表1所示。

表1 Xilinx主要器件配置存儲區的GEO在軌預示

圖2 Xilinx的主要SRAM型FPGA器件的配置存儲器單粒子翻轉試驗數據[13]

Virtex-5系列包含宇航級與工業級器件。宇航級器件型號為XQR5VFX130T，采用三模冗余、單粒子瞬態濾波、12管DICE結構鎖存單元等多種SEU加固技術，能夠滿足空間應用高可靠要求。Xilinx公司聯合美國噴氣推進實驗室JPL、波音公司等機構聯合開展了宇航級Virtex-5系列器件的輻照試驗。試驗結果表明宇航級器件CRAM的單粒子翻轉率(GEO軌道)小于10-10次/比特·天，SEFI概率小于2.76×10-7次/器件·天[17]。該系列器件已被應用于美國宇航局開發的高性能、可重構數據處理系統SpaceCube2.0中。國外Heather Quinn等[18]開展了Virtex-5商業級器件的高能粒子輻照試驗研究。試驗對象為商業級器件XC5VLX50，獲得了重離子飽和翻轉截面為5.73×10-8cm2/bit，質子飽和翻轉截面為8.61×10-14cm2/bit，利用韋布爾擬合方式獲得曲線如圖3所示。NASA出具的報告也給出了工業級器件的CRAM在GEO軌道的SEU概率和SEL的大致數據范圍，但未能提供具體的測試方法及對SEF的評估結果。國內沒有查到關于Virtex-5系列FPGA的單粒子效應輻照試驗數據。因此，為評估該器件空間應用的可靠性，需要開展該器件的單粒子效應地面模擬評估試驗研究，特別是開展基于典型應用電路的SEF研究，指導航天器電子設備元器件選用和抗輻照加固設計。

圖3 XC5VLX50重離子試驗韋布爾曲線[18]

本文針對Xilinx公司工業級Virtex-5系列SRAM型FPGA開展了單粒子效應地面輻照試驗方法研究，提出了CRAM和BRAM的單粒子翻轉測試方法，設計典型電路，開展了三模冗余設計前后SEF測試。通過設計單粒子效應測試系統，并參照QJ 10005-2008《宇航用半導體器件重離子效應試驗指南》的相關規定開展重離子輻照試驗，獲得了Virtex-5器件的SEU、SEF和SEL試驗數據。最后利用空間環境模擬軟件針對GEO軌道進行了在軌翻轉率分析計算，可為該器件的空間應用提供基礎數據。

1 試驗方法

1.1 輻射源

國內可開展地面重離子輻照試驗的試驗裝置主要有中國近代物理研究所的HIRFL回旋加速器和中國原子能科學院的HI-13串列靜電加速器。根據被測器件硅襯底厚度和粒子射程，選擇回旋加速器的Ta粒子開展SEL試驗，選擇串列加速器的C、O和F粒子開展SEU和SEF試驗。試驗所用粒子信息如表2所示。

表2 Virtex-5 SRAM型FPGA重離子輻照試驗用粒子信息

1.2 試驗對象

Virtex-5 器件采用65 nm銅CMOS工藝，內核電壓為1.0 V。Virtex-5系列SRAM型FPGA器件架構示意圖如圖4所示。本文試驗對象為XC5VFX130T-1FFG1738I，該器件內部集成了20 480個CLB Slice(可提供81 920個用戶Flip-flop或最大1 580 Kb分布式RAM)、320個25×18位的 DSP48E、228個36 Kb的Block RAM和其他一些硬核資源[20]。XC5VFX130器件的各類資源組成如表3所示。

表3 Virtex-5系列XC5VFX130T器件特性[6]

圖4 Virtex5系列FPGA整體結構及內部CLB結構簡圖[19]

被測器件為倒裝器件，重離子入射時會穿過襯底區域，導致無法到達芯片敏感區或由于能量損耗影響有效LET值的準確性。試驗前需要對待測器件進行開帽及襯底減薄處理，如圖5所示。開帽處理的目的是將芯片或器件的封裝罩(通常是塑料封裝或金屬封裝)去除，減薄的目的是使得重離子更容易進入并與器件內部相互作用。要保證開帽減薄后的器件外部引出端和內部引線未受到損傷，電性能測試功能及電流正常。在本次試驗中，減薄后芯片襯底到敏感區距離約為70 μm。

圖5 DUT減薄前后照片

1.3 單粒子效應檢測裝置組成

單粒子效應檢測系統由上位機軟件、監控芯片載板和DUT載板組成。上位機軟件作為測試系統控制中心與數據存儲分析平臺，完成測試項目、測試模式、測試數據、參數設置和人機交互。遠程控制監控芯片完成對自身功能參數的設置及對被測芯片的配置、測試和數據上傳，并對上傳數據進行分析和顯示。監控芯片載板與上位機之間基于UDP協議的高速網絡連接，以達到高速可靠的數據交互和板間連線最少化的雙重目的。監控器件型號為XC4VSX55，作為主控器件通過SelectMAP端口對DUT進行器件配置、刷新和回讀，同時使用LVDS接口作為與DUT動態測試電路之間的接口，控制DUT的測試模式、產生測試用輸入數據并接收其測試結果數據。DUT載板的核心器件為XC5VFX130T，電壓域包括3.3 V、2.5 V和1.0 V，由桌面電源進行單獨供電。單粒子效應檢測系統整體設計方案結構如圖6所示。

圖6 SRAM型FPGA單粒子效應測試系統結構示意框圖

監控芯片載板上的核心器件為XC4VSX55，主要功能模塊包括配置文件管理模塊、靜態測試模塊、動態測試模塊和數據收發控制模塊。配置文件管理模塊負責從FLASH讀取位流文件。靜態測試模塊實現對被測FPGA進行加載和回讀的功能。動態測試模塊實現向被測FPGA發送輸入數據和接收輸出數據的功能。數據收發控制模塊實現靜態數據與動態數據的分析和與上位機之間的數據交互功能。其中靜態測試模塊通過SelectMAP口實現CRAM與BRAM靜態SEU數據回讀，因此SelectMAP讀寫訪問接口屬于核心電路。按照器件手冊要求，Virtex-5系列SRAM型FPGA的SelectMAP口讀寫時序如圖7所示[21]。

圖7 Virtex-5系列SRAM型FPGA SelectMAP口讀寫時序圖(8比特模式)[21]

需要注意的是，從FLASH中讀取的位流文件再寫給SelectMAP口時，應該先進行高低位交換，如圖8所示。即以8比特為單位，將D0位賦給D7位，D1位賦給D6位，以此類推，D7位賦給D0位。

圖8 SelectMAP口配置數據高低位交換說明[21]

1.4 單粒子效應檢測裝置搭建

輻照試驗時，單粒子效應測試系統搭建于設有高能重離子輻照終端的靶室內，試驗人員通過位于控制室的兩臺筆記本對靶室內的上位機與桌面電源進行遠程控制。試驗裝置連接關系如圖9所示。試驗系統搭建好后，束流終端利用紅外線進行定位，將束流對準DUT且完全覆蓋芯片。位于中國原子能科學院真空罐內的DUT如圖10所示。整個試驗中，粒子入射方向均采用垂直于樣品方向，試驗溫度為室溫。

圖9 試驗系統連接關系示意圖

圖10 真空罐中的被測FPGA芯片

1.5 單粒子效應測試方法

1.5.1 SEU測試方法

SEU測試的目標是檢查被測器件中CRAM和BRAM的SEU響應，采用靜態測試方法，即先對DUT加載配置文件，然后開始輻照。在輻照過程中，會關閉用戶邏輯電路的工作時鐘，并且復位信號一直有效，使用戶邏輯電路處于靜止狀態，這樣可以避免單粒子瞬態效應被電路捕獲引入不真實的SEU。在輻照前，對被測器件進行回讀并保存數據作為參考。當DUT結束輻照后，其狀態會與初始狀態進行比較，以獲取靜態翻轉計數。

在FPGA配置完成后，將工作時鐘暫停，然后對器件進行輻照，輻照量可以事先指定，或者直到出現需要停止輻照的條件。按照業界標準，本次試驗結束的條件是總注量達到1×107個/cm2或者SEU次數達到1 000次。通常需要通過累積多次較短的輻照注量來達到試驗結束條件，以避免導致停止輻照的條件提前出現。此外，當SEU數量達到一定程度導致芯片溫度超過安全閾值或工作電流超過安全范圍時，輻照過程就會被停止。

一旦束流關閉，就會向FPGA發送一個“捕獲”命令，該命令將CRAM和BRAM的數據通過Select MAP口讀出并發送至監控芯片。然后，監控芯片通過對比回讀數據與初始數據來統計翻轉數量。

1.5.2 SEF測試方法

在SEF測試中，采用動態測試來評估單粒子轟擊對用戶電路的實時影響。靜態測試中被測器件處于靜止狀態并施加輻射，而動態測試則是在被測器件所加載的功能電路在正常工作過程中暴露于輻射之下。即在動態測試過程中，FPGA會以預定的工作時鐘和輸入數據進行操作。當重離子與FPGA相互作用時，可能引起功能電路發生SEF。動態測試以真實工況為條件，可以更真實地評估FPGA功能電路對SEF的敏感性，達到識別潛在的單粒子翻轉敏感電路和設計更健壯的錯誤檢測和糾正機制的目的。

本次試驗所采用的SEF的動態測試方法，具體是向DUT加載用戶電路，并使用戶電路處于工作狀態，然后開始輻照，監測用戶電路的輸出數據，與預期結果進行對比和進行SEU次數統計。連續10秒輸出數據持續錯誤時停止輻照，統計記錄一次SEF。用戶電路為輸入數據寬度為32位，數據深度為32位的16384點FFT浮點運算模塊。為同時對三模冗余加固效果進行評估，在DUT中還新增一組采用相同數據源和相同配置的三模冗余FFT運算模塊。監控FPGA中實現相同配置的FFT浮點運算模塊，與DUT中的運算結果進行對比。FFT測試電路結構如圖11所示。

圖11 FFT測試基本通道結構示意圖

1.5.3 SEL測試方法

SEL的試驗主要目的是為獲取單粒子閂鎖閾值，因此采用較大LET能量的Ta粒子作為輻射源。在測試中，向DUT加載典型配置程序使其處于正常的工作狀態，其余設置參照SEF測試，需要額外增加程控電源對電流進行實時監控。為確保電流的增加是由SEL導致而不是由于SEU累計造成的電流功能異常，在觀測到大電流后，先關閉輻射束流，然后進行重加載。

在本次試驗中，發生SEL的判據為DUT的工作電流增大至正常工作電流的2倍，同時用戶電路功能中斷，且無法通過重加載恢復電路功能和正常電流，必須通過加斷電來消除大電流。試驗結束條件為總注量達到1×107個/cm2或者發生一次SEL。發生SEL后，需立即切斷供電以保護器件不受大電流影響造成硬損傷。

SEL測試流程如圖12所示，具體流程如下：

圖12 SEL測試流程圖

圖13 XC5VFX130T配置存儲區威布爾擬合曲線及參數

1)選擇粒子種類和注量率，對系統進行上電初始化配置；

2)運行典型功能程序；

3)開始輻照；

4)檢測電流異常，判斷器件是否閂鎖(數值為正常電流的2倍值)：如果否，跳轉5)；如果是，跳轉6)；

5)記錄電流數值，并繼續輻照至離子注量達到結束值，跳轉7)；

6)通過復位或重加載操作電流若可以恢復，則跳轉至5)，若無法恢復，則認為器件鎖定，此時記錄電流，停止輻照，并切斷器件電源；

7)試驗結束。

2 試驗結果及分析

采用LET值為1.73～4.43 MeV·cm2/mg的C、O和F離子對器件進行SEU測試輻照。每個粒子輻照完成后，會利用SelectMap總線回讀出當前待測FPGA的CRAM數據，并與原始配置比特文件進行對比，統計出有差異的數據個數，即為發生翻轉的總次數。試驗得到的CRAM及BRAM的SEU測試數據分別如表4和表5所示。

表4 XC5VFX130T配置存儲器的SEU測試數據

表5 XC5VFX130T BRAM的SEU測試數據

為獲取器件存儲區在軌評估數據，需計算出重離子輻照下各類存儲資源的單粒子翻轉截面。CRAM與BRAM的每比特靜態翻轉截面σseu的計算公式如下：

σseu=Nupsets/(F·N·sinθ)

(2)

式中，Nupsets為SEU次數，即為試驗中統計的各類存儲資源的翻轉數據結果；F為器件存儲單元數量，該器件的CRAM數量為49 234 944個，BRAM單元數量為15 140 480個[20]；N·sinθ為離子入射的有效總注量，其中，N為試驗設定的輻射粒子源的總注量，傾角θ為入射離子束與器件平面的夾角，本試驗為垂直入射，因此θ為90°。

按照公式(2)對CRAM與BRAM的SEU測試數據進行處理，可得到靜態翻轉截面數據如表6所示。

表6 CRAM與BRAM的靜態翻轉截面

利用本試驗獲得的CRAM的SEU截面，結合文獻[9]給出的飽和截面，進行韋布爾擬合，得到CRAM翻轉截面與LET值的擬合曲線如圖12所示。其中，韋布爾曲線的關鍵表征參數為：飽和截面為1.13×10-7cm2/bit，翻轉LET閾值為0.5 MeV·cm2/mg，形狀參數W為15.97 MeV·cm2/mg，指數參數S(無量綱)為2.193。以上數值與文獻[18]所得數據量級一致，進一步驗證了本次試驗所采用的方法有效且準確。

利用所得的韋布爾擬合參數和CREME96模型，使用空間環境模擬軟件Omere對在軌翻轉概率進行計算。結果如表7所示。軌道環境選擇GEO軌道，太陽狀態處于平靜期(Solar min)，屏蔽層為厚度100 mils的鋁材料，計算結果為CRAM的SEU概率為6.41×10-7次/比特·天。該結果顯示工業級器件的CRAM翻轉概率比宇航級器件低3個數量級，這進一步說明，COTs器件在空間應用時，必須重視單粒子翻轉敏感性并對其采取多種類、有針對性的加固措施。

表7 XC5VFX130T配置存儲器在軌翻轉率(GEO,太陽平靜期,100 mils鋁屏蔽,CREME96)

SEF試驗中被測器件加載的典型應用電路為FFT浮點運算。采用O粒子進行輻照，監測功能中斷次數，并根據公式(2)計算得到典型應用電路的SEF截面。再利用公式(3)計算得到加固倍數。

(3)

式中，μ表示加固倍數，加固倍數越大，反映加固措施效果越好。σsef1表示加固前的典型電路SEF截面，σsef2表示加固后的典型電路SEF截面。

FFT浮點運算模塊的SEF試驗數據如表8所示。

表8 FFT浮點運算模塊試驗結果

FFT浮點運算模塊的SEF截面為10-6量級，三模后SEF截面相對于三模前下降了22%，即僅采用三模措施時的加固效果為4.8倍。由于三模冗余是一種容錯措施，可以屏蔽三模電路其中一模電路的單粒子翻轉錯誤，但是隨著單粒子翻轉累積導致另外一模電路也發生錯誤，三模冗余電路將無法產生正確的判決結果，導致三模冗余措施失效。因此，三模冗余措施必須結合刷新措施一起使用。利用刷新措施及時糾正CRAM的SEU，避免SEU累積導致兩模電路同時錯誤的情況發生。

SEL試驗采用LET值為81.35 MeV·cm2/mg的Ta離子對被測器件進行輻照，直到離子總注量達到1×107個/cm2。輻照過程中監測3.3 V、1.2 V和1.0 V電壓域的電流變化情況，如圖14所示。1.0 V為器件核壓，其工作電流有異常增大現象，但電流沒有達到正常工作電流的兩倍，且電流到達1.8 A后迅速降至1.0 A。經分析該電流異常現象可能是由于單粒子翻轉導致。試驗數據表明該器件單粒子閂鎖閾值大于81.35 MeV·cm2/mg。

圖14 FPGA SEL試驗過程電流變化圖

3 結束語

Virtex-5系列FPGA采用65 nm工藝，經重粒子輻照試驗驗證，該系列器件的單粒子閂鎖閾值大于81.35 MeV·cm2/mg，CRAM的SEU閾值小于1.73 MeV·cm2/mg，采用CREME96模型，考慮太陽平靜期，100 mils鋁屏蔽時，GEO軌道CRAM每比特翻轉概率為6.41×10-7次/天，每器件翻轉率為31.6次/天。試驗結果表明該器件屬于單粒子翻轉敏感器件。本文對三模冗余措施的加固效果進行了評估，結果說明僅采用三模措施加固效果不明顯，建議與刷新措施結合使用。