單極性ADC 靜態(tài)參數(shù)的測試方法

朱 清，韋凱，陶青平

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）

0 引言

隨著MCU 和CPU 的發(fā)展，集成模數(shù)轉換器的芯片越來越多，性能也越來越好，快速有效并且穩(wěn)定地驗證高性能片上模數(shù)轉換器（Analog-to-Digital Converter，ADC）的性能變得尤為重要。INL 和DNL[1-2]作為模數(shù)轉換器靜態(tài)參數(shù)的重要指標，成為評價片上模數(shù)轉換器性能好壞的關鍵。但是相比于單芯片ADC 測試，片上集成ADC 測試[3-4]的干擾因素變多，測試的環(huán)境更加復雜，對測試方法和測試設備的要求更加嚴苛。

傳統(tǒng)的非線性參數(shù)測試根據(jù)輸入信號是否為時間的函數(shù)主要分為靜態(tài)測試和動態(tài)測試。靜態(tài)測試主要有輸入信號為斜波或者三角波的直方圖測試法，以及改進后的伺服環(huán)積分法[5]。靜態(tài)測試方法簡單但是不能體現(xiàn)模數(shù)轉換器在高頻下的特性，動態(tài)測試方法通過輸入一個高精度低非線性的正弦波信號，輸出具有統(tǒng)計意義的樣本進行分析，避免了額外的誤差，解決了靜態(tài)測試方法不能表征其實際高速性能的問題，被廣泛用于測試高速數(shù)模轉換器的非線性參數(shù)測試。但是動態(tài)測試方法對于輸入信號的精度要求較高，使得激勵的幅值和偏移的誤差對測試結果的影響較大。對于系統(tǒng)級芯片（System on Chip，SoC）而言，測試環(huán)境較為復雜，測試激勵的影響會更加突出。

基于此本文主要對片上單極性模數(shù)轉換器的碼密度直方圖測試方法進行闡述，提出使用歸一化的方法減小激勵等誤差帶來的影響，使片上集成ADC 的測試更加穩(wěn)定高效，并在SoC 芯片MSP430F169 上進行了驗證，證實了方案的可行性。

1 碼密度直方圖法測試原理

碼密度直方圖法[6-8]是常用的靜態(tài)參數(shù)性能測試方法，通過三角波或者正弦波作為測試激勵，模數(shù)轉換器對周期性信號進行采樣。然而線性斜波輸入改變得較為緩慢，所以被認為是靜態(tài)測試，隨著輸入信號轉換頻率的逐漸增加，ADC 的動態(tài)非線性變得較差。將一個高頻信號輸入到ADC，較差的非線性將導致一個較大的諧波失真并且降低ADC 的性能。對于更高頻率輸入信號，正弦波比斜波更容易產(chǎn)生，且線性度更高，所以正弦波更加適合高頻ADC 的測試[9-11]。然而用正弦波來評估ADC 會由于碼的落點分布不均勻而增加計算的復雜度。另外碼密度直方圖法是利用統(tǒng)計學理論來進行測試，所以輸入周期信號頻率和采樣頻率互質可以保證采樣的隨機性，確保所有的采樣點重合度最低。

對于單極性ADC 碼密度計算方法如下。

正弦波電壓Vin如式（1）、波形如圖1 所示。

圖1 正弦波輸入波形

其中，Vin為輸入的采樣電壓，A為正弦波幅值，A0為直流分量，F(xiàn)S 為滿幅度量程。

由式（1）得：

在一個周期內：

△t為ΔV的時間間隔，ΔV電壓出現(xiàn)概率為：

將式（4）代入（5）可得：

由式（6）對密度方程進行兩點間的電壓積分可以推出兩點電壓間的概率：

化簡最后得到：

當V2和V1相差一個LSB 時，由p[V1,V2]可以推出p[n]:

由p[n]公式繪制出理想的碼密度直方圖如圖2 所示。注意到越靠近正弦波的峰值概率越大，因為dv/dt最緩，而越接近中間值時dv/dt最大，也就是說每個碼的落點越少。

圖2 碼密度概率曲線

一個正弦波的輸入信號，第n個點的理論落點數(shù)量為：

第n個碼相對應的DNL 誤差：

用傳統(tǒng)碼密度直方圖法要得到精確的結果必須至少考慮以下幾個方面：（1）正弦波頻率不可以是采樣頻率的次諧波；（2）正弦波的幅值必須比范圍的兩頭要略微過驅；（3）通過調整正弦波的偏置來移除直流偏置；（4）正弦波的幅值需要進行精確的估算。

2 歸一化幅值的方法計算INL 和DNL

直方圖碼密度統(tǒng)計法用于DNL 和INL 計算，其會受外部輸入正弦波信號幅值[10]等因素的影響而較難預測，與測試平臺的噪聲和時間抖動也具有較大的關聯(lián)，所以本文提出了一種歸一化幅值的方法來更加穩(wěn)定地評估DNL 和INL。

下面對單極性ADC 進行驗證，正弦波輸入ADC 進行一致性采樣，偏移量為0，采樣點數(shù)符合文獻[6],計算方法如下。

輸入信號正弦波極坐標曲線如圖3 所示，由圖3 得：

圖3 輸入信號正弦波極坐標曲線

其中，A為正弦波的幅值，Nt為總的采樣點數(shù)，V(i)為第i個點的轉換電壓，CH(i)為在V(i)電壓值以下的采樣總數(shù)。

帶有偏移電壓的正弦波通過一致性采樣，正的采樣個數(shù)Np加上負的采樣個數(shù)Nn等于總的采樣個數(shù)Nt。帶直流分量的正弦波極坐標曲線如圖4 所示，由圖4 得：

由式(14)和式(15)得：

由圖4 可以計算出Voffset：

將式(16)代入到式(17）可得：

將計算得到的轉換電壓誤差進行補償，所以對應每個輸出碼的輸入電平如下：

文獻[6]、[8]已經(jīng)給出了DUT 的LSB 測量方法以及DNL 的定義：

由式(20)和式(21)可知，符合幅值大小要求的正弦波幅值已經(jīng)不影響DNL 的結果。下面通過實驗來驗證此方法的可行性。

3 測試平臺方案和結果

本文提出的測試平臺主要由測試激勵、采集單元、控制單元、存儲單元以及數(shù)據(jù)處理單元5 個部分組成，如圖5 所示。測試原理為通過施加正弦波激勵，經(jīng)過低通濾波器濾波后由待測ADC 進行采集，數(shù)據(jù)經(jīng)過控制單元緩沖后存儲到外部SRAM 中，等待所有采樣點數(shù)完畢后由數(shù)據(jù)傳輸單元將數(shù)據(jù)傳送到PC 進行數(shù)據(jù)保存及分析。

圖5 測試平臺方案框圖

正弦波激勵的幅度須略大于ADC 的滿量程幅值[10]，在保證所有數(shù)字碼都覆蓋的條件下，盡可能讓0 和2n-1 附近的碼密度過渡斜率與標準碼密度線接近。根據(jù)式（10）和式（11）所示，P[0]處和P[2n-1]處的碼密度概率是最大的，在P[2n-1]處碼密度概率最小，所以如果激勵幅度過大導致0 碼和2n-1 碼箱數(shù)值增加過大，從而使其他碼箱碼密度過小影響測試精度。

本實驗測試芯片為MSP430F169 芯片片上12 bit 高速模數(shù)轉換器。MSP430F169 芯片集成了片內ADC 模塊，對于這種類型的混合電路，測試單一性能指標受影響的因素較多，所以使用低通濾波電路對輸入的信號進行濾波以減小電源抖動帶來的噪聲干擾。并且在測試片上ADC 時需要將其他功能模塊失能，盡可能保證低的模塊間耦合性，提高測試精度。

本實驗采用200 kS/s 最高采樣頻率，1 kHz 低頻正弦波作為測試激勵，為了對所有電平不重復采樣采用信號頻率與采樣頻率互質，且測試點數(shù)滿足：

將待測ADC 位數(shù)N=12，置信水平95%，誤差精度β=0.1，Zα/2=2.58 帶入式（22）求得總 采樣點 數(shù)Nt≥2 471 680，取Nt=2 621 440。分別對傳統(tǒng)碼密度直方圖法和歸一化后的碼密度測試方法進行實驗。

傳統(tǒng)碼密度直方圖法在GAIN ERROR 估算錯誤的條件下得到的DNL 和INL 如圖6 所示。

圖6 GAIN ERROR 下模數(shù)轉換器 DNL 和INL

傳統(tǒng)碼密度直方圖法在OFFSET ERROR 估算錯誤的條件下得到的DNL 和INL 如圖7 所示。

圖7 OFFSET ERROR 下模數(shù)轉換器 DNL 和INL

基于正弦波測試的碼密度直方圖法對于offset 和gain 的計算非常敏感，所以對offset 和gain 的正確估值對于碼密度直方圖法是非常重要的。

對于符合歸一化方法幅值大小的選擇，文獻[10]中已經(jīng)給出了判定方法，即所有的碼密度落點幾乎都在上下一個標準差內，說明測試激勵的施加符合，本文選取誤差精度為0.25 LSB 作為參數(shù)選擇幅值的大小，計算DNL 和INL 如圖8 所示。

圖8 3 V 范圍的12 bit 模數(shù)轉換器 DNL 和INL

為了評估不同測試幅度對于同一個芯片模數(shù)轉換器的影響，常溫（25℃）下選取3 個符合判定的不同幅值進行實驗比較，每個幅值系數(shù)條件下測試20 次，如表1所示。

表1 不同幅值測試結果

經(jīng)過上述實驗，通過施加不同測試激勵幅值，在獲得足夠樣本的前提下得到的采樣數(shù)據(jù)，經(jīng)過歸一化處理的直方圖法能夠較為穩(wěn)定地衡量一個芯片的靜態(tài)參數(shù)。

4 結論

碼密度直方圖法主要受樣本總數(shù)和激勵幅值的變化所影響，本文提出的歸一化后的直方圖法能夠避免激勵幅值的變化帶來的不確定性，能夠更加穩(wěn)定地計算片上集成模數(shù)轉換器的靜態(tài)參數(shù)，更好地反映片上模數(shù)轉換器的性能，并針對TI 的SoC 片上ADC 設計了測試平臺，獲得了穩(wěn)定的測試結果。這種歸一化的測試方法較易實現(xiàn)，可以實現(xiàn)ADC 快速、穩(wěn)定和高效的測試。