基于力導向算法的國產繼電保護裝置熱優化方法

摘要：為保證變電站繼電保護裝置的運行可靠性，突破原有僅憑經驗進行熱設計與分析的局限，對國產核心芯片與板卡進行精準建模，采用力導向算法優化熱源布局。通過精細化熱分析及實驗驗證表明：本方法改善了板卡局部熱點與溫度梯度分布，增加了國產化繼電保護裝置的熱安全余量，提升了裝置在工程現場長期運行的可靠性。

關鍵詞：國產芯片；繼電保護裝置；精準建模；力導向算法；精細化熱分析；可靠性

中圖分類號：TK123文獻標志碼：A文章編號：1671-5276（2024）06-0205-06

Abstract：To ensure the operation reliability of relay protection devices in substations， by breaking through the limitations of the original thermal design and analysis merely based on experience， builds precise models of domestic core chips and printed circuit boards， and optimizes the layout of heat sources by using force-directed algorithm. The refined thermal analysis and experimental verification indicate that the optimized method improves the local hot spot and temperature gradient distribution of the pcb， increases the thermal safety margin of the domestic relay protection device， and reinforces the long-term operation reliability of the device on project site.

Keywords：domestic chip; relay protection device; precise modeling; force-directed algorithm; refined thermal analysis; reliability

0引言

長期以來，變電站繼電保護裝置CPU、FPGA等核心芯片完全依賴進口，隨著中美貿易摩擦加劇，尤其是美國《2022芯片與科學法案》的簽署，使自主可控、安全可靠成為智能電網的重要發展方向［1-2］，繼電保護裝置芯片自主化進程進一步加速。國外半導體技術比較發達，芯片制程工藝先進，封裝集成度高，功耗低，芯片研發、應用與量產均已經過多場景、長時間驗證，可靠性較高。相比而言，國內芯片產業仍處于發展上升期，國產芯片在單位性能下的功耗和熱穩定性與進口芯片相比存在較大差距。應用國產芯片的繼電保護裝置在工程現場運行的可靠性與裝置內部發熱情況息息相關，如芯片功耗高、發熱大，加之散熱設計不充分，將引起芯片參數漂移、熱擊穿等而引發設備誤動或拒動等嚴重故障，危及電網運行安全［3］。

據統計，電子設備超過50％的失效故障均由器件溫度超限導致，且失效概率隨溫度增加呈指數增長趨勢［4］，因此在系統及部件設計過程中開展科學合理、精確的熱分析顯得尤為重要。張瑾等［5］對自主龍芯3A處理器進行了封裝和散熱分析，使封裝管殼能滿足處理器高功耗的散熱需求；謝秀娟等［6］針對FC-BGA（flip chip ball grid array）倒裝芯片球柵格陣列的封裝形式，通過詳細的熱模型分析以提高芯片的熱可靠性；周輝等［7］通過理論模型與仿真分析相結合的方法，分析并改進了繼電保護裝置內部溫度分布。但以上研究均只聚焦芯片或板卡單體，仿真分析顆粒度較粗，實際工程應用中設備對溫度環境的適應性與仿真分析結果存在較大差異。

另外，許多繼電保護裝置有嚴格的防水、防塵要求，無法選擇水冷、風冷等主動散熱方式，通常采用密閉箱體與被動散熱相結合的結構形式。雖然被動散熱不需要冷卻劑驅動裝置，可靠性高，但散熱效率低，元器件溫升大，因此精細化的熱分析對提升基于國產芯片的繼電保護裝置熱可靠性具有更為重要的意義。本文在國產芯片與板卡兩個維度開展熱仿真精細化建模，突破了僅依靠經驗進行優化設計的傳統模式，應用力導向算法優化布局并進行仿真和實測驗證，為基于國產芯片的繼電保護裝置開發提供指導，有利于提升設備在現場長期運行的可靠性。

1國產芯片與板卡精準建模

1.1芯片熱仿真模型構建

CPU芯片和FPGA芯片是繼電保護裝置中實現采集計算、通信處理等核心功能的關鍵元器件，單體功耗較高，是設備可靠性的關鍵。龍芯LS2K2100是一款面向工業控制與終端等領域的自主通用處理器，采用FC-BGA封裝形式，將芯片正面朝下倒扣于封裝管殼頂部，通過焊球凸點將芯片焊接到封裝基板上，芯片上方無頂蓋設計，如圖1（a）所示。復旦微電子FMK50T4是一款高性能、小封裝的自主可編程邏輯芯片，同樣采用FC-BGA封裝，且芯片上方有散熱金屬頂蓋，如圖1（b）所示。

FC-BGA是目前自主CPU和FPGA芯片普遍采用的高密度封裝形式。采用底部朝上、倒裝在基板的結構形式，使芯片背面貼近封裝管殼頂部，更利于散熱［8］。龍芯LS2K2100與FMK50T4的封裝結構，分別如圖2（a）、圖2（b）所示。根據CPU芯片、FPGA芯片的幾何結構參數，建立如圖3所示的三維模型。模型由晶圓（die）、基板（substrate）、底部填充（underfill）、凸點（bump）、焊球（solder ball）和頂蓋（cover）等部分組成，并按表1設置各組成部分的材料屬性與導熱系數。

以繼電保護裝置的過程層通信處理板為例，該板卡實現過程層SV（sampled value）的接收和GOOSE（generic object oriented substation event）的收發功能，并和中央處理板之間交互實時數據。該板卡采用1片龍芯LS2K2100CPU芯片和2片FMK50T4FPGA芯片，CPU和FPGA之間通過PCIe接口交互實時數據。主要發熱器件的初始布局如圖4所示。CPU芯片、FPGA芯片和光通信模塊是最主要的發熱器件，其中光通信模塊為外部物理接口，位置相對固定。為保證熱仿真分析的裕度，器件功耗按正常工作時最大功耗或設計最大功耗取值。板卡上主要發熱器件的特征參數如表2所示。

部均有不同的導熱率特性。仿真分析時，通常將PCB粗略地簡化為平面方向和垂直方向呈不同熱導率的均勻材質，此種簡化對于PCB各層走線分布相對均勻的設計具有一定的合理性。但是，采用自主CPU和FPGA的通信處理板器件密度大、走線復雜，如果不考慮PCB熱導率的局部變化，仍使用簡化模型，將無法清晰反映實際PCB的導熱特性，從而影響熱仿真分析的準確性［9］。

為此，本研究先期完成通信處理板的首版設計，并在熱仿真分析時通過導入ECAD布線與過孔信息建立板卡的精準模型，如圖5所示。從PCB正面熱導率分布可以看出，精準模型下PCB熱導率與銅層分布、走線疏密、過孔分布相吻合，銅層面積大的區域熱導率高，最高約387.6W/m·K，而絕緣介質區域熱導率僅0.35W/m·K。該模型較準確地反映了PCB各向與局部均有不同的熱導率特征，為板卡熱仿真分析的精準性提供了基礎支撐。

2基于精準模型的熱仿真分析

基于上述國產芯片和板卡的精準模型，使用有限元法求解環境溫度75℃、自然散熱條件下通信處理板的穩態溫度分布。LS2K2100CPU芯片溫度分布如圖6所示，位號U802的FMK50T4FPGA芯片的溫度分布如圖7所示。CPU芯片最高結點溫度118.3℃，位號U802、U803的FPGA芯片最高結點溫度分別為117.9℃、115.1℃，都非常接近芯片最高允許的結點溫度，安全余量較小。通信處理板正表面溫度分布如圖8所示。從仿真結果可以看出，芯片產生的熱量主要集中在封裝內部，通過芯片頂部散熱器傳導至周圍空氣中。通信處理板3顆芯片附近熱量集聚，在熱耦合作用下，熱點附近溫度梯度大，很可能產生較大的熱應力。當熱應力到達一定數值，將導致PCB變形、焊接部位開裂和元器件失效等可靠性問題［10］。因此，為確保國產芯片在75℃環境溫度下能可靠地工作，需要科學合理地優化上述芯片布局，降低芯片結溫的同時，使板卡的溫度分布更加均勻，提升板卡的熱穩定性。

3基于力導向算法的熱布局優化

3.1力導向算法布局優化

器件熱布局可以通過優化算法來求解。近年來，國內外許多學者對此類問題進行了深入的探討和研究，取得了顯著的進展，提出了多種優化模型和算法，其中應用較多的有遺傳算法、模擬退火算法和力導向算法等。遺傳算法訓練時間長，對初始種群的選擇有很強的依賴性［11］；模擬退火算法采用慢降溫、多抽樣等方式，算法效率有所提高，但容易導致局部最優解情況［12］。力導向算法兼具上述算法優點，綜合性能較好［13］。

力導向算法假定任意器件之間都存在互斥力，斥力大小與芯片功耗成正比，與芯片距離成反比。設PCB長為L，寬為W，（Xi，Yi）是元器件di（i=1，2，…，m）的位置坐標。由于PCB側面耗散的熱量與PCB頂面、底面耗散的熱量相比可以忽略，因此模型假設PCB側面絕熱。為解決邊界不連續問題，將對稱平面放置在4個側面，如圖9所示。此時左下角位于原點的物理區域PCB與有限個熱源被鏡像成無邊界PCB與無限個鏡像熱源。其中row、column是指力導向算法提及的鏡像模型中，某PCB對應位置的行與列位置數值。

設圖9中物理區域PCB上器件dj的位置坐標為（Xj，Yj），鏡像模型中位于r行c列的PCB上器件dj的位置坐標為（Xj（r，c），Yj（r，c）），則有：

為模擬熱傳導機制，定義無邊界板中器件dj施加到物理區域器件di的斥力為

式中：αi為器件di的熱敏感系數，一般器件αi=1，熱敏感器件αigt;1；qj是器件dj的功耗；Δri，j（r，c）是無邊界板中器件dj到物理區域器件di的距離。

將fi，j（r，c）分解，得到x軸、y軸分量：

根據線性疊加原理，將熱源擴充至無邊界區域的m個熱源，則物理區域中器件di受到的總斥力為

Fzi=∑mj=1fzi，j+∑式中z是x軸或y軸分量。由于f（r，c）i，j隨Δr（r，c）i，j平方而快速衰減，算法在實際應用中可以將a設為5，此時物理區域被鏡像為原來面積的121倍。至此，熱布局優化問題轉變為求解方程Fzi=0，獲得熱源坐標的問題。先求Fzi的偏導數：

F′zi=∑mj=1{f′zi，j+∑將器件di的位置zi按式（12）、式（13）進行迭代：

式中系數取0.5是因為兩個器件之間斥力是相互的。如計算得到的zi，new超出物理區域，則將Δzi減半取值，直至zi，new在物理區域內。為了使求解計算能收斂，定義

當迭代計算滿足式（15）、式（16）時，判定計算收斂：

設置求解精度ε1=0.01，ε2=0.01。從初始布局開始計算Norm，判斷是否滿足精度要求，若不滿足精度要求，則按式（12）、式（13）計算新的器件位置進行迭代，直至同時滿足收斂準則式（15）與式（16）為止。此時器件坐標即為力導向算法優化后的熱布局。

3.2熱布局優化仿真驗證

在圖4所示的通信處理板上劃定深色陰影區域為CPU芯片與FPGA芯片布局可調整區域，作為算法的物理區域。將物理區域的尺寸與芯片對應功耗輸入由Python語言實現的算法程序中。程序從隨機布局開始，計算收斂后得到CPU芯片與FPGA芯片優化后的位置坐標。按算法優化后的芯片位置重新調整板卡電路設計，使用熱仿真分析軟件求解其在自然散熱條件下的穩態溫度分布，如圖10所示。熱布局優化前后芯片溫度的仿真計算結果如表3所示。

從仿真對比結果可以看出，優化前CPU芯片與FPGA芯片布局位置比較靠近，芯片產生的熱量沒有足夠的空間傳導，因熱量積聚導致芯片溫度的升高。算法合理優化了芯片間距與位置關系，使CPU芯片和兩顆FPGA芯片的結溫分別下降了2.5℃、5.3℃和1.6℃，芯片溫升得到較大改善。

3.3熱布局優化實測驗證

為進一步驗證基于力導向算法熱布局優化方法的有效性，按優化前后兩種熱布局設計制造通信處理板，并在CPU和兩顆FPGA芯片正表面固定鉑電阻溫度傳感器，配置相同負載，放入標準溫度試驗箱VC37060內，進行75℃高溫運行實驗。引出溫度傳感器連接到數據采集終端，通過計算機讀取、處理后得到芯片的結溫數據。在運行2h后，記錄熱平衡時測試芯片表面溫度如表4所示。

從實測結果看，CPU芯片結點溫度下降了2.9℃，兩顆FPGA芯片分別下降了5.9℃、2.5℃，PCB平均溫度下降了2.2℃。通信處理板高溫運行實測數據和仿真結果接近，進一步驗證了熱仿真模型的準確性和布局優化效果。板卡實測效果略優于仿真數據，主要是因為溫度試驗箱為了保證箱內溫度均勻性，配置了系統風扇，內部相比自然散熱條件有相對更高的氣流速度，一定程度上提升了PCB與芯片散熱器的散熱效率。

需要注意的是，設計板卡電路時，在仿真優化的基礎上還需要結合板卡的硬件資源情況和接口設計復雜度，統籌考慮整體優化布局，在電路設計和仿真優化之間進行迭代，才能設計出滿足實際目標要求的產品。

4結語

目前國產CPU、FPGA等高端芯片制造工藝相對落后，芯片功耗較高。采用國產芯片的繼電保護裝置在工程應用時面臨熱可靠性問題。針對此問題，本文建立了國產芯片與板卡的精準模型，并開展了熱仿真計算與分析。同時，采用力導向算法對原來僅憑經驗布置的芯片熱源位置進行了科學布局優化，并通過仿真與實測對比加以驗證。本研究采用精細化熱分析和熱布局優化的閉環驗證方法，實現了國產芯片熱源的控溫要求，改善了板卡局部熱點與溫度梯度分布，增加了國產化繼電保護裝置的熱安全余量，提升了設備現場長期運行的可靠性，對工業領域高防護要求的電子設備熱可靠性設計具有一定的借鑒意義。

參考文獻：

［1］ 仲偉，王仲，陶保震，等. 新一代自主可控保護裝置軟硬件平臺技術［J］. 電力系統保護與控制，2022，50（6）：135-140.

［2］ 李友軍，周華良，徐廣輝，等. 基于龍芯處理器的繼電保護裝置平臺及關鍵技術［J］. 電力自動化設備，2022，42（3）：218-224.

［3］ 鄭玉平. 電網繼電保護技術與應用［M］. 北京：中國電力出版社，2019：164-168.

［4］ 于慈遠，于湘珍，楊為民. 電子設備熱分析/熱設計/熱測試技術初步研究［J］. 微電子學，2000，30（5）：334-337.

［5］ 張瑾，王劍. 龍芯3A處理器封裝的散熱設計［J］. 計算機工程與科學，2009，31（增刊1）：120-124.

［6］ 謝秀娟，楊少柒，羅成，等. 倒裝陶瓷球柵陣列電子封裝的熱模型研究［J］. 電子元件與材料，2011，30（11）：68-71.

［7］ 周輝，鄭立亮，沈敏，等. 基于Icepak的電網保護裝置熱設計研究［J］. 機械制造與自動化，2022，51（4）：206-210.

［8］ MALLIK D. Advanced package technologies for high-performance systems［J］. Intel Technology Journal，2005，9（4）：259-271.

［9］ 馬巖. 印制電路板詳細模型的熱仿真分析［J］. 機械設計與制造工程，2016，45（1）：52-55.

［10］ 文惠東，黃穎卓，林鵬榮，等. 陶瓷封裝倒裝焊器件熱學環境可靠性評估［J］. 半導體技術，2019，44（9）：723-727.

［11］ 閻德勁，周德儉，黃春躍，等. 基于遺傳算法的表面組裝電子元件熱布局優化［J］. 電子機械工程，2007，23（2）：12-17.

［12］ 王乃龍，戴宏宇，周潤德. 用模擬退火算法實現集成電路熱布局優化［J］. 半導體學報，2003，24（4）：427-432.

［13］ LEE J. Thermal placement algorithm based on heat conduction analogy［J］. IEEE Transactions on Components and Packaging Technologies，2003，26（2）：473-482.

收稿日期：20230309

基金項目：國家重點研發計劃資助項目（2021YFB2401000）

第一作者簡介：甘云華（1983—），男，高級工程師，碩士，研究方向為電力二次設備共性平臺技術，shenmin1981@sina.cn。

DOI：10.19344/j.cnki.issn1671-5276.2024.06.041