采樣位置和電容對PSRR測試結果的影響

摘要：主要研究了不同測試位置和是否放置電容對測試結果的影響。通過改變測試點位置、輸入輸出端口使用或不使用電容共9種不同實驗條件，得出了不使用輸入電容且測試點在輸出電容右側測量結果最好，測試點在輸入電容左側和輸出電容右側測量結果最差的結論。對不同實驗間的結果差異進行了分析，探討了輸入輸出電容和ESR對PSRR的測量結果的影響，同時對如何提高PSRR測試結果準確性和可靠性提出了一些建議。

關鍵詞：LDO；PSRR；采樣位置；準確性

一、前言

隨著現代電子技術的不斷發展，各種電子設備對電源的要求越來越高。低壓差線性穩壓器（LDO）作為一種重要的電源管理芯片，由于其具有低噪聲、低紋波、無電磁干擾（EMI）的特性[1]，廣泛應用于各種電子系統中，如手機、平板電腦、數碼相機等。PSRR是LDO的一個重要性能指標，它反映了LDO對輸入電源噪聲的抑制能力[2]。PSRR越高，LDO對輸入電源噪聲的抑制能力越強，輸出電壓的穩定性和可靠性就越高。因此，準確測量LDO的PSRR對于評估其性能和優化設計具有重要意義。

關于如何提高PSRR測試準確度，尚斌[3]等人提出了基于功率分配器和低頻網絡分析儀相結合的電源紋波抑制比測試方法，該方法可以將測試范圍降低到30Hz。阮頤[4]等人提出了基于帶信號發生模塊的示波器來完成高頻PSRR的測試方法，該方法依賴于示波器本身的功能和性能。以上研究成果均在測試方法和測試設備上提出更優的解決方案，但對被測電路本身的外圍電路如何改進未進行深入研究。

本文研究內容是在現有測試方法和設備儀器的基礎上，深入探討被測電路外圍應如何改進，從而進一步提高PSRR測試的準確度。

二、PSRR測試方案

（一）PSRR的定義

PSRR 是指電源電壓變化與輸出信號變化的比值，通常用分貝（dB）表示。它反映了電子設備對電源噪聲的抑制能力。

PSRR計算公式如下：

（二）PSRR測試方法

PSRR測試通常采用正弦波信號與直流電壓耦合作為輸入，通過測量輸出信號的幅度變化來計算。本實驗使用環路分析儀進行信號的采集和計算。

本文實驗采用設備儀器見表1。

設備連接關系如圖1所示。

為了研究測試位置和輸入輸出電容對PSRR測試結果的影響，本實驗在同一被測電路上選取了不同的測試位置，測試條件為VIN=6.2V，VOUT=5V，IOUT=400mA，CIN=COUT=10μF，如圖2所示。

三、PSRR測試結果與分析

（一）測試結果

不同測試條件與PSRR曲線對應關系見表2。

從圖3和表3可以看出PSRR結果在10kHz之前區別不大，10kHz之后區別逐漸明顯。主要原因是低頻段信號可以通過10μF電容。

以100kHz為例，9條曲線可以分成三組。組1 （Y1-Y4、Y2-Y4、Y1-Y3、Y2-Y3）：輸入輸出都接電容，100kHz時約60dB～61dB。組2（Y1-N3、Y2-N3）：接輸入電容，不接輸出電容，100kHz時約73dB～74dB。組3（N2-Y3、N2-N3、N2-Y4）：不接輸入電容，100kHz時約96dB～98dB。其中，組3測試結果與圖4數據手冊中400mA PSRR曲線一致，說明組3測試條件結果可信。組2測試結果比組1測試結果提高了約13dB，組3測試結果比組2測試結果提高了約13dB。由此可見，即使是相同的測試設備和測試方法，不同的電路外圍測試結果可謂天差地別。從以上實驗數據可以得出結論：輸入輸出都不接電容≈輸入不接電容，輸出接電容（組3）＞輸入接電容，輸出不接電容（組2）＞輸入輸出都接電容（組1）。

（二）測試結果分析

四、提高測試準確度的方法和建議

（一）優化測試位置的選擇

為了減小測試位置對PSRR測試結果的影響，應選擇合適的測試位置。一般來說，應選擇靠近被測設備的電源輸入端或電源引腳附近進行測試，以減小信號路徑的差異和電源噪聲的分布不均勻造成的影響。

（二）選擇合適的電容

在測試前需要驗證不加輸入輸出電容會不會對LDO環路穩定性造成影響。在不影響環路穩定的前提下，優先去掉輸入電容，其次去掉輸出電容。如果不加電容造成LDO輸出震蕩，則優先選擇ESR較小的電容。

五、結語

低壓差線性穩壓器作為一種成本極低的電源管理模塊[5]，在一些使用場合對PSRR卻有著極高的要求。準確測量LDO的電源紋波抑制能力對電路設計是至關重要的。影響PSRR測試結果的原因是多樣的，包括電路板的布局布線、測試環境的電磁干擾、輸入輸出的壓差等。本文研究了信號采樣的位置和輸入輸出電容對PSRR測試結果的影響。實驗結果表明，在同樣外圍的條件下，輸入信號測量選擇在輸入引腳和電容之間、輸出信號測量選擇在輸出電容外側測試結果較好。在電路外圍允許不接電容的條件下，不接電容的測試結果最好。本文的研究對于提高PSRR測試的準確性和可靠性具有重要的參考價值。

參考文獻

[1]王梓淇，黃少卿，肖培磊，等.一種動態自偏置的低功耗無片外電容LDO[J].現代電子技術，2023，46（11）：175-180.

[2]孫振瑞.高PSRR低噪聲LDO的研究與設計[D].西安：西安電子科技大學，2021.

[3]尚斌，羅軍，蔡志剛，等.低壓差線性電壓調整器電源紋波抑制比測試方法[J].中國測試，2017，43（05）：15-19.

[4]阮頤，王甲.一種低壓差線性穩壓器LDO高頻段電源抑制比的測量方法[J].集成電路應用，2018，35（10）：15-17.

[5]黃立朝，丁寧，沈泊言，等.一種高PSRR低壓差線性穩壓器電路[J].電子與封裝，2024，24（04）：60-66.

作者單位：中國電子科技集團公司第五十八研究所

責任編輯：王穎振 楊惠娟