低壓低功耗大帶寬高增益CMOS運(yùn)算放大器設(shè)計(jì)研究

摘" 要：大學(xué)生創(chuàng)新創(chuàng)業(yè)訓(xùn)練計(jì)劃項(xiàng)目通過對傳統(tǒng)兩級互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）運(yùn)算放大電路進(jìn)行深入的研究分析，然后提出一種基于共源共柵間接補(bǔ)償結(jié)構(gòu)的CMOS高性能運(yùn)算放大器，能夠克服傳統(tǒng)密勒補(bǔ)償電容過大導(dǎo)致帶寬過低的難題。項(xiàng)目計(jì)劃采用中芯國際180 nm 1.8 V CMOS工藝和華大九天的電子設(shè)計(jì)自動化（英Electronic design automation，EDA）軟件進(jìn)行設(shè)計(jì)。最終結(jié)果顯示在tt工藝角和25 ℃情況下功耗1.64 mW，單位增益帶寬377.71 MHz，相位裕度82.87°，開環(huán)增益82.35 dB，等效輸入噪聲172.02 nV/√Hz@1 KHz。

關(guān)鍵詞：共源共柵間接補(bǔ)償 密勒補(bǔ)償 運(yùn)算放大器 高增益 大帶寬

Design of Low Voltage， Low Power， Wide Bandwidth and High Gain

CMOS Operational Amplifier

ZHANG Mingwen WANG Yadong WU Yupeng PENG Jiatian

School of Mechanical and Electrical Engineering， Wuyi University， Nanping， Fujian Province， 354300 China

Abstract： The University Student Innovation and Entrepreneurship Training Program carried out in-depth research and analysis on traditional two-stage Complementary Metal Oxide Semiconductor （CMOS） operational amplifier circuits， and proposed a high-performance CMOS operational amplifier based on cascode indirect compensation structure， which can overcome the problem of low bandwidth caused by large traditional Miller compensation capacitors. This project plans to use SMIC's 180nm 1.8V CMOS technology and Empyrean's Electronic design automation（EDA） design software for design. The final results shows a power consumption of 1.64mW， a unity gain bandwidth of 377.71MHz， a phase margin of 82.87°， an open-loop gain of 82.35dB， and an equivalent input noise of 172.02nV/√Hz@ 1KHz under the conditions of TT process angle and 25 ℃.

Key Words： Cascode indirect compensation; Miller compensation; Operational amplifier; High gain; Wide bandwidth

中圖分類號：TP342+.1" " 文獻(xiàn)標(biāo)識碼：A" " 文章編號：1672-3791（XXXX）XX-0001-0

傳統(tǒng)兩級運(yùn)算放大器多使用密勒補(bǔ)償[1]的方法，通過在第二放大級輸入和第一級輸出之間并聯(lián)一個(gè)補(bǔ)償電容，使第一放大級的輸出端產(chǎn)生一個(gè)低頻主極點(diǎn)，第二放大級的輸出端產(chǎn)生一個(gè)高頻非主極點(diǎn)，使兩極點(diǎn)位置相對拉開[2]。這樣雖然可以對相位進(jìn)行補(bǔ)償，但代價(jià)是犧牲了兩級運(yùn)放的帶寬。由于補(bǔ)償電容會形成從第一級輸出到第二級輸出的前饋信號通路，在兩級運(yùn)放中會引入一個(gè)右半面零點(diǎn)，該零點(diǎn)降低了放大器的穩(wěn)定性并且在互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）運(yùn)放中，由于晶體管的跨導(dǎo)較低，可能會導(dǎo)致右半面零點(diǎn)相對靠近原點(diǎn)，極大地影響相位裕度甚至導(dǎo)致運(yùn)放不穩(wěn)定[3]。

針對上述問題，本文利用共源共柵間接補(bǔ)償設(shè)計(jì)一種速度更快、功耗更低、版圖面積較小的運(yùn)算放大器。

1運(yùn)算放大器電路結(jié)構(gòu)設(shè)計(jì)

1.1運(yùn)算放大器主體電路結(jié)構(gòu)設(shè)計(jì)

為了實(shí)現(xiàn)高增益（大于80 dB）、大帶寬和大輸出擺幅的目的，單級運(yùn)放無法滿足條件，因此本文選用以共源共柵電流鏡為負(fù)載的兩級運(yùn)放[4]結(jié)構(gòu)，如圖1所示。主要包括啟動電路、偏置電路、第一級放大電路、共源共柵間接補(bǔ)償電路、第二級放大電路5個(gè)部分。輸入級放大電路采用了差分輸入共源共柵電流鏡為負(fù)載，由 M1～M7組成，其中：M1和M2組成分輸入級；M3～M6組成共源共柵電流鏡為有源負(fù)載；M7為第一級提供恒定偏置電流[5]。輸出級放大電路采用共源級，由M8、M9組成，其中：M8為共源放大器；M9為其提供恒定偏置電流。相位補(bǔ)償電路由構(gòu)成[6]。

1.2啟動與偏置電路設(shè)計(jì)

啟動電路由M17～M21構(gòu)成（如圖1所示），啟動電路是使電路進(jìn)入正常工作狀態(tài)的必要組成部分[7]。電路工作之初，M19的柵電壓為0，隨后M19導(dǎo)通，M20開始工作，即M20的漏極給M13一個(gè)啟動電流，隨后M19關(guān)斷。此時(shí)M21的柵極電壓由于M19的充電，已增大到VDD，因此啟動電路的兩個(gè)P型晶體管截止，啟動電路不再工作。

偏置電路由M13～M18構(gòu)成（如上圖1所示），其中包括兩個(gè)故意失配的晶體管M17和M18，電阻串聯(lián)在M17的漏極，它決定著偏置電流。電阻移動到M17的漏極相較于在M17的源極可以有效的減小M17的體效應(yīng)[8]。對稱的M15和M16與M17、M18構(gòu)成共源共柵結(jié)構(gòu)，減小溝道長度調(diào)制效應(yīng)造成的電流誤差。最后，由匹配的M13和M14構(gòu)成的鏡像電流源將電流復(fù)制到M16和M18，同時(shí)也為M7和M9提供偏置。

2 運(yùn)算放大器頻率補(bǔ)償性能分析

傳統(tǒng)的補(bǔ)償方式是使用密勒補(bǔ)償，在第一級輸出和第二級的輸入之間添加補(bǔ)償電容（圖2所示）使主極點(diǎn)向原點(diǎn)方向移動，次主極點(diǎn)向遠(yuǎn)離原點(diǎn)方向移動，從而使極點(diǎn)分裂。由于補(bǔ)償電容的存在，從結(jié)點(diǎn)1到結(jié)點(diǎn)2會產(chǎn)生一條前饋通路，這條前饋通路的存在導(dǎo)致電路會出現(xiàn)一個(gè)右半平面零點(diǎn)。

對于密勒補(bǔ)償結(jié)構(gòu)的零極點(diǎn)有式（1）、式（2）、式（3）：

式（3）中，主要為負(fù)載電容。

為了克服前饋通路，并且使其帶寬最大化，本文通過改變補(bǔ)償電容所連接的位置，從節(jié)點(diǎn)1移動到節(jié)點(diǎn)A，構(gòu)成共源共柵間接補(bǔ)償。通過將反饋電流從輸出級間接反饋至第一級（差分輸入級）的內(nèi)部高阻抗結(jié)點(diǎn)來實(shí)現(xiàn)，如圖3所示。

反饋電流可以通過共源共柵結(jié)構(gòu)間接反饋至輸入級的高阻抗結(jié)點(diǎn)，從而獲得“極點(diǎn)分裂”和頻率補(bǔ)償。此外，由于共柵管的屏蔽特性，使其前饋通路被阻斷，避免補(bǔ)償電容直接連接到差分輸入級的輸出，消除了右半平面零點(diǎn)的影響。還可以顯著降低補(bǔ)償電容面積，增大單位增益帶寬。

其中零點(diǎn)位置為式（4）：

極點(diǎn)位置為式（5）、（6）、（7）：

由式（5）和式（6）可知，主極點(diǎn)的大小近似沒變，而次主極點(diǎn)的大小增大了倍（是第一級輸出點(diǎn)的等效電容，通常小于補(bǔ)償電容），因此，次主極點(diǎn)的位置被推到更遠(yuǎn)的地方，從而提高了放大器的次主極點(diǎn)離主極點(diǎn)的距離，這意味著用較小的補(bǔ)償電容就可以實(shí)現(xiàn)“極點(diǎn)分裂”，進(jìn)而獲得較高的單位增益帶寬。

3 仿真結(jié)果與版圖設(shè)計(jì)

本文通過華大九天EDA軟件對本文設(shè)計(jì)運(yùn)放的各項(xiàng)指標(biāo)進(jìn)行了測試（如表1所示），在電源電壓為電源電壓1.8 V，負(fù)載電容CL=2pF。

在版圖設(shè)計(jì)布局之上考慮到閂鎖效應(yīng)的問題，采用了保護(hù)環(huán)圍住P管與器件外環(huán)降低閂鎖效應(yīng)，并配上了dummy結(jié)構(gòu)來降低工藝上的誤差與不同的工作條件對器件性能的影響，為了降低器件的失調(diào)電壓，采用了對稱的輸入對管來降低運(yùn)放輸入失調(diào)電壓，使用間接密勒補(bǔ)償而產(chǎn)生的小電容使版圖面積僅為77.86 μm×72.49 μm。

4 結(jié)語

本文介紹了一種基于共源共柵間接補(bǔ)償?shù)母咴鲆妗⒋髱挕⒌凸倪\(yùn)算放大器設(shè)計(jì)，最終仿真結(jié)果實(shí)現(xiàn)增益大于80 dB，單位增益帶寬大于377 MHz并且功耗小于1.64 MW。相較于傳統(tǒng)結(jié)構(gòu)，共源共柵間接補(bǔ)償對頻率補(bǔ)償更加高效，可以使用更小的補(bǔ)償電容來實(shí)現(xiàn)極點(diǎn)分裂，從而可以節(jié)約版圖面積，并且可以有效的提高單位增益帶寬

參考文獻(xiàn)

魏廷存，陳楠，劉偉.模擬集成電路設(shè)計(jì)[M].北京：電子工業(yè)出版社，2022.

Allen P E，Holberg D R..CMOS模擬集成電路設(shè)計(jì)[M].3版.馮軍，李智群，譯.北京：電子工業(yè)出版社，2023.

[3] 陳瑩梅，胡正飛.模擬集成電路EDA技術(shù)與設(shè)計(jì)：仿真與版圖實(shí)例[M].北京：電子工業(yè)出版社，2014.

李健，李現(xiàn)坤，孫峰，等.基于自偏置結(jié)構(gòu)的參考電流源電路[J].電子與封裝， 2017， 17（10）：31-35.

王永生.CMOS模擬集成電路[M].北京：清華大學(xué)出版社，2020.

盧新民，謝凌霄，侯文杰.基于多路徑零點(diǎn)消除的兩級運(yùn)算放大器[J].工業(yè)技術(shù)創(chuàng)新， 2020， 07（6）：60-66.

堯明山，程博，王國豐.一種間接反饋補(bǔ)償運(yùn)算放大器的設(shè)計(jì)[J].電子元器件與信息技術(shù)， 2023，7（1）：29-33.

王豪杰.低噪聲運(yùn)算放大器設(shè)計(jì)及其在局部放電檢測調(diào)理電路中的應(yīng)用[D].杭州：浙江大學(xué)， 2022.