抑制碳化硅MOSFET閥值電壓漂移的驅(qū)動電路

中圖分類號：TN 386 文獻標(biāo)志碼：A 文章編號：1000-582X（2025）09-050-07

Abstract：Threshold voltagedrift in siliconcarbide metal-oxide-semiconductor field-efect transistors （MOSFETs） poses a significantchallnge to device reliability in practical applications.This paper reviews the characteristics and existing theoretical models threshold voltage drift in silicon carbide MOSFETs and proposes a novel gate driving method and circuit to mitigate this issue.The proposed circuit diferentiates thedevice’s turn-fdynamic process from the post turn-f gate voltage by introducing an intermediate voltage level，thereby effectively suppressing threshold voltage drift while retaining the benefits a negative gate turn-f voltage.An experimental platform was constructed to evaluate the proposed driving circuit.Experimental results indicate that， under the specified conditions，the new circuit reduces threshold voltage drift by 37% compared to conventional driving methods.

words： silicon carbide; metal-oxide-semiconductor field-effct transistor（MOSFET）; threshold voltage;gate driver

與傳統(tǒng)的硅基器件相比，碳化硅金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（metal-oxide-semiconductor field-effect transistor，MOSFET）具備低開關(guān)損耗和高工作頻率等優(yōu)勢[-3]，能滿足電動汽車驅(qū)動、光伏逆變器等應(yīng)用側(cè)的需求[40]。然而，人們在應(yīng)用中發(fā)現(xiàn)碳化硅MOSFET的柵極氧化層中存在高密度陷阱，導(dǎo)致器件出現(xiàn)閾值電壓漂移現(xiàn)象[9]。閾值電壓增大會導(dǎo)致器件導(dǎo)通電阻的增加，從而增加器件的導(dǎo)通損耗和發(fā)熱量;閾值電壓減小則會增加器件誤觸發(fā)的風(fēng)險，從而降低器件的可靠性[10]。

現(xiàn)有研究表明，只有在碳化硅MOSFET柵極上施加正負交替的雙極性電壓應(yīng)力，并且關(guān)斷電壓要低于某個臨界負壓時器件才會發(fā)生明顯的閾值漂移現(xiàn)象;在器件柵極上只施壓正壓或只施加負壓應(yīng)力，則不會引起明顯的閾值電壓漂移1-12]。典型工況中一般都在器件柵極上施加雙極性電壓應(yīng)力，因為負柵極關(guān)斷電壓不僅可以提升器件的關(guān)斷速度，而且還可以提高器件的抗串?dāng)_能力，降低誤導(dǎo)通的風(fēng)險[13-14]。

有學(xué)者提出“局部電場模型\"來解釋碳化硅MOSFET閾值電壓漂移的物理機理。在碳化硅MOSFE柵極承受負電壓應(yīng)力的狀態(tài)下，柵極氧化層陷阱會捕獲空穴并形成局部電場，當(dāng)柵極從負電壓切換為正電壓時，該局部電場來不及完全消失，從而導(dǎo)致更多的電子被氧化層陷阱捕獲造成器件閾值電壓增大（正漂），柵極從正電壓切換為負電壓的過程類似。Jiang等15用該模型解釋了器件閥值電壓漂移會隨柵極電壓變化率增大而增大的原因。從實驗結(jié)果看，主流廠商的碳化硅MOSFET在雙極性柵極電壓應(yīng)力下總是呈正漂現(xiàn)象L[12，5]，故可以認為柵極電壓從負壓切換為正壓過程中造成大量電子被捕獲是占主導(dǎo)作用的，因為這部分被捕獲的電子更加難以釋放，從而導(dǎo)致器件的閾值電壓增大。

綜上所述，結(jié)合碳化硅MOSFET閾值電壓漂移的規(guī)律和現(xiàn)有理論基礎(chǔ)，文中提出了對應(yīng)的柵極驅(qū)動電路，通過三電平驅(qū)動波形的方式來抑制碳化硅MOSFET的閾值電壓漂移，并驗證了該方案的實際效果。

1柵極驅(qū)動電路和驅(qū)動波形

柵極驅(qū)動電路包含一個隔離驅(qū)動芯片和外圍電路，如圖1所示，其在被驅(qū)動器件柵極上產(chǎn)生的驅(qū)動電壓波形如圖2（b）所示。驅(qū)動電壓波形包含開通電平 V_GSon 、關(guān)斷電平 V_GSf 和中間電平 V_mid 共計3個電平。當(dāng)被驅(qū)動碳化硅MOSFET從開通狀態(tài)轉(zhuǎn)化為關(guān)斷狀態(tài)時，需要一個絕對值較大的負柵極電壓來提升關(guān)斷速度，并且該負壓需要持續(xù)一段時間直到器件進人關(guān)斷穩(wěn)態(tài)，因為如串?dāng)_等動態(tài)擾動一般是發(fā)生在橋臂器件切換開關(guān)狀態(tài)的動態(tài)過程中的[14]。當(dāng)器件進入關(guān)斷穩(wěn)態(tài)后，將柵極電壓從關(guān)斷電平切換為中間電平，中間電平的值一般取零電壓附近，這樣做不僅可以縮短器件開通過程所需要的時間，還可以抑制碳化硅MOSFET的閾值漂移。

圖1柵極驅(qū)動電路 Fig.1 Gatedrivercircuit

圖2 驅(qū)動電壓波形

Fig.2Drivingvoltagewaveform

可以從2個角度來解釋該驅(qū)動波形抑制碳化硅MOSFET抑制閥值漂移的原理：

1）中間電平的存在將器件柵極電壓上升過程轉(zhuǎn)化為了2次近似為單極性的電壓切換過程，而碳化硅MOSFET本身具有單極性柵極電壓應(yīng)力切換幾乎不會導(dǎo)致閾值漂移的特點[12]。

2）根據(jù)局部電場模型[15]，當(dāng)柵極為關(guān)斷電壓時，柵極氧化層將捕獲大量空穴并形成較強的局部電場，而切換為中間電壓后，一部分被捕獲的空穴將被釋放導(dǎo)致局部電場減弱。當(dāng)器件切換為開通狀態(tài)的過程中，較弱的局部電場導(dǎo)致的閾值電壓漂移量相對于較強的局部電場導(dǎo)致的閾值電壓漂移量更低。

2柵極驅(qū)動電路的工作原理

柵極驅(qū)動電路的3個電平通路如圖3所示，其中ZD（zener diode）為雙向穩(wěn)壓二極管，用于給NMOS管（N-channel MOSFET）提供柵極（gate-NMOS，GN）和源極（source-NMOS，SN）之間的電位差，使其能夠正常開啟或關(guān)斷;R2為高電平通路和低電平通路的驅(qū)動電阻;NMOS管用于連通或阻斷低電平通路，注意高電平通路由于NMOS管的反并聯(lián)二極管而無法阻斷；二極管D1用于防止 V_a 高于中間電平 V_mid 時的直接連通；R3為中間電平通路的驅(qū)動電阻;PMOS管即p-channel MOSFET、柵極（gate-PMOS，GP）、漏極極（dtain-PMOS，DP）和源極（source-PMOS，SP），用于連通或阻斷中間電平通路; V_mid 為直流電源，用于提供需要的中間電平；電阻R1和電容C1構(gòu)成一階延時電路，用于控制NMOS管和PMOS管的開通和關(guān)斷時間;DUT（deviceundertest）為被驅(qū)動器件。

圖3各電平通路

Fig.3Variousvoltagepaths

當(dāng)給隔離驅(qū)動芯片施加方波信號時，即可在被驅(qū)動器件柵極產(chǎn)生三電平驅(qū)動電壓波形，其具體工作時序如圖4所示。其中， V_A 代表隔離驅(qū)動芯片輸出電位； V_c 代表電容C1兩端的電壓，也是NMOS管和PMOS管的柵極電位; V_GS，DUT 為被驅(qū)動器件的柵極電壓，和圖3中 V_G 的值相對應(yīng)。高電平 V_H 、中間電平 V_mid 和低電平 V_L 的大小關(guān)系為： V_LmidH 。

圖4驅(qū)動電路工作時序

Fig.4Timing the driver circuit operation

1）在 t₁ 時刻之前，電路達到穩(wěn)態(tài)，隔離驅(qū)動芯片輸出電平 V_A=V_H ，電容C1的電壓 V_c=V_A=V_H 。此時NMOS管柵極電位為 V_H ，源極電壓為 V_H-V_ZD ，處于開啟狀態(tài)。PMOS管柵極電位為 V_H ，源極電位為 V_mid ，處于關(guān)斷狀態(tài)。被驅(qū)動器件DUT柵極為開通電平 V_GSon=V_H-V_ZD 。其中 V_zD 為雙向穩(wěn)壓二極管ZD的穩(wěn)壓值，此時驅(qū)動電路與圖3（b）所示狀態(tài)相對應(yīng)。

2）在 t_i 時刻，驅(qū)動芯片輸出由高電平轉(zhuǎn)化為低電平 V_A=V_L ，此時電容C1準備開始放電。但NMOS管柵極電位依然為 V_H ，源極電位為 V_L+V_ZD ，處于導(dǎo)通狀態(tài)。PMOS管柵極電位為 V_H ，源極電位為 V_mid ，依然為關(guān)斷狀態(tài)。隔離驅(qū)動芯片輸出端與被驅(qū)動器件DUT的柵極通過NMOS管相連，此時被驅(qū)動器件柵極開始轉(zhuǎn)化為關(guān)斷電平 V_GSf=V_L+V_ZD ，轉(zhuǎn)化速度可以調(diào)節(jié)R2來改變（對應(yīng) t_?1 到 t₂ 的轉(zhuǎn)化時間）。此時驅(qū)動電路與圖3（c）所示狀態(tài)相對應(yīng)。

3）在 t₃ 時刻，隔離驅(qū)動芯片輸出依然為低電平 V_a=V_L ，此時電容C1放電到PMOS管足以開啟，被驅(qū)動器件DUT柵極被鉗位至中間電平 V_mid ，隨后NMOS管關(guān)斷。被驅(qū)動器件DUT柵極從關(guān)斷電平 V_GSf 到中間電平V_mid 的轉(zhuǎn)換速度可以調(diào)節(jié)R3來改變（對應(yīng) t₃ 到 t₄ 的轉(zhuǎn)化時間）。 t₄ 時刻穩(wěn)定后NMOS管柵極電位為 V_L ，源極電位為 V_L+V_ZD ，處于關(guān)斷狀態(tài);PMOS管柵極電位為 V_L ，源極電位為 V_mid ，處于開啟狀態(tài)。此時驅(qū)動電路與圖3（d）所示狀態(tài)相對應(yīng)。

4）在 t_s 時刻，隔離驅(qū)動芯片輸出從低電平轉(zhuǎn)換為高電平 V_A=V_H ，此時驅(qū)動芯片輸出端與被驅(qū)動器件DUT的柵極通過NMOS管的反并聯(lián)二極管相連，被驅(qū)動器件DUT柵極再次回到開通電平 V_GSon=V_H-V_ZD 。而中間電平通路的二極管D1為反向耐壓狀態(tài)。被驅(qū)動器件DUT柵極從中間電平 V_mid 到開通電平 V_GSon 的轉(zhuǎn)換速度可以調(diào)節(jié)R2來改變（對應(yīng) t_s 到 t₆ 的轉(zhuǎn)化時間）。電容C1充電一段時間后NMOS管開啟，PMOS管關(guān)斷，驅(qū)動電路回到圖3（b）對應(yīng)狀態(tài)。

電路關(guān)斷電平 V_GSf 的持續(xù)時間可以調(diào)節(jié)電阻R1和電容C1的值來改變。若把PMOS管的閾值電壓記為V_thpMOS ，電容C1在 t_x 時刻的電壓值記為 V_ct ，則關(guān)斷電平 V_GSf 的持續(xù)時間 t_f=t₃-t₂ 可以由以下式子確定：

其中，柵極電壓下降時間 （t₂-t₁） 可以改變R2的值來調(diào)節(jié)。

3 實驗驗證

為了驗證上述驅(qū)動電路對碳化硅MOSFET閾值電壓漂移的抑制效果，搭建了如圖5所示的實驗平臺。實驗平臺由控制板、驅(qū)動測試板、電源板和被測器件4大部分組成。其中，控制板用于產(chǎn)生PWM波和閾值測量時序控制等功能;驅(qū)動測試板即為第2節(jié)所介紹的柵極驅(qū)動電路;電源板用于提供開通電平、關(guān)斷電平和各個等級的中間電平;被測器件型號為SCT3120AL，是Rohm生產(chǎn)的一款商用碳化硅MOSFET器件。實驗關(guān)鍵參數(shù)設(shè)置和關(guān)鍵元件的取值如表1所示。

圖5實驗平臺

Fig.5Experimentalplatform

表1實驗參數(shù)設(shè)置

Table1 Experimental parameter settings

結(jié)合表1和第2節(jié)的電路分析，可以確定被驅(qū)動器件的開通電平和關(guān)斷電平分別為

當(dāng)中間電平取 0v 時，由式（2）可得柵極電壓下降時間與關(guān)斷電平持續(xù)時間之和為

該分析結(jié)果與實驗平臺產(chǎn)生的實際波形（見圖6）所對應(yīng)，實際波形的 t₃-t₁ 約為 190ns ，與理論計算的誤差在可接受范圍內(nèi)。

圖6 V_mid=0 V時對應(yīng)的柵極電壓波形

Fig.6Gate voltage waveform corresponding to V_mid=0ΛV

圖7展示了進行 70h 的老化實驗后被測器件閥值電壓漂移量 ΔV_th 隨不同中間電平值 V_mid 的變化關(guān)系，其中橫坐標(biāo)最右側(cè)的\"兩電平\"代表對照組的實驗結(jié)果，即只包含開通電平 V_GSon 和關(guān)斷電平 V_GSf ，也可以認為中間電平 V_mid=V_GSf^° 實驗測試了中間電平為0V附近的情況，使得中間電平持續(xù)時間內(nèi)器件保持關(guān)斷狀態(tài)。因為高于0V的中間電平可能會使器件進人一個漏電流非常大的非完全關(guān)斷狀態(tài)或者進入一個導(dǎo)通電阻非常大的導(dǎo)通狀態(tài)。上述2種非正常狀態(tài)都將導(dǎo)致器件的損耗增大，這是實際應(yīng)用中應(yīng)該避免的情況。

圖7實驗結(jié)果

Fig.7Experimental results

根據(jù)局部電場理論，中間電平越高，越能幫助關(guān)斷電平期間被捕獲的正電荷的釋放，局部電場減弱得越快，從中間電平切換為開通電平過程導(dǎo)致的閾值漂移就會越低。故被測器件的閾值電壓漂移量隨中間電平的增加呈現(xiàn)逐步降低的趨勢。

由圖7可知，在如前所述的實驗條件下，對被測器件施加 70h 的柵極電壓應(yīng)力后，文中所述的三電平驅(qū)動方式導(dǎo)致的閾值電壓漂移量明顯低于傳統(tǒng)兩電平驅(qū)動方式導(dǎo)致的閾值電壓漂移量。當(dāng)中間電平 V_mid 取0V時，相對于兩電平驅(qū)動方式的閾值電壓漂移量降低了 37% 。

4結(jié)束語

1）提出的驅(qū)動電路通過在驅(qū)動電壓波形中引入中間電平的方式，減弱了“局部電場效應(yīng)”，進而達到抑制碳化硅MOSFET閾值電壓漂移的目的。2）該驅(qū)動方法對解決碳化硅MOSFET閾值電壓漂移問題提供了新的思路，在實際應(yīng)用中對于提高碳化硅MOSFET可靠性具備一定參考價值。3）該驅(qū)動電路雖然對碳化硅MOSFET閾值電壓漂移有一定抑制效果，但不能完全消除器件的閾值電壓漂移現(xiàn)象，由于驅(qū)動電路較為復(fù)雜并且驅(qū)動電路本身的功耗也有所增加，所以該驅(qū)動電路在應(yīng)用中帶來的收益與損害還需要根據(jù)實際情況作進一步分析。

參考文獻

[1] ZhangQJ， Wang G Y， Doan H，et al. Latest results on 1200V₄ H-SiC CIMOSFETs with rsp， on 3.9mΩ?cm2 at 150^°C[C]// 2015 IEE 27th International Symposium on Semiconductor Devicesamp; IC's （ISPSD）.May10-14，2015，Hong Kong， China.IEEE，2015：89-92.

[2］白志強.4H-SiC功率MOSFETs的可靠性研究[D].西安：西安電子科技大學(xué)，2022. Bai Z Q.Research on reliability 4H-SiC power MOSFETs[D].Xi'an： Xidian ，2022.（in Chinese）

[3］江希.碳化硅MOSFET堅固性與可靠性研究[D].長沙：湖南大學(xué)，2021. JiangX.Research onruggednessand reliability silicon carbide MOSFET[D].Changsha：Hunan ，2021. （in Chinese）

[4]Hara S，Madhusoodhanan S，Moghaddam GK，etal.Designconsiderations and performance evaluation12oo-V10-aSiC MOSFET-basedtwo-levelvoltagesourceconverter[J].IEEETransactions onIndustryApplications，2016，52（5）：4257-4268.

[5]Hara S，DeAK，ChengL，etal.High switching performance170o-V，50-a SiC power MOSFETover SiIGBT/BiMOSFET for advanced power conversion applications[J].IEEE Transactions on Electronics，2016，31（7）： 4742-4754.

[6]ZhaoB，SongQ，LiuWH.Apracticalsolutionhigh-frequency-linkbidirectionalsolid-statetransformerbasedonadvanced components in hybrid microgrid[J].IEEE Transactions on Industrial Electronics，2015，62（7）： 4587-4597.

[7]AichingerT，RescherG，Pobegen G.Threshold voltagepeculiarities andbias temperature instabilities SiCMOSFETs[J]. Microelectronics Reliability，2018，80：68-78.

[8]Asllani B，Castellazzi A， Salvado OA，et al. ΔV_TH -hysteresis and interface states characterisation in SiC power MOSFETs with planarand trench gate[Cl/2019 IEEE International Reliability Physics Symposium （IRPS）.March 31-April 4，2019.Monterey， CA，USA.IEEE，2019：1-6.

[9]Ang DS，Wang S，DuGA，etal.Aconsistentdeep-levelhole trappingmodelfornegativebiastemperature instabilityJ].IEEE Transactions on Device and MaterialsReliability，20o8，8（1）：22-34.

[10]Zhou WC，Zhong X Q，Sheng K.High temperature stability and the performance degradation SiC MOSFETs[J].IEEE Transactions on Electronics，2014，29（5）：2329-2337.

[11]JiangHP，Zhong X H，QiuGQ，etal.Dynamic gate stressinduced threshold voltage driftsiliconcarbide MOSFET[J]. IEEEElectron Device Letters，2020，41（9）：1284-1287.

[12]Zhong XH，Jiang HP，QiuGQ，etal.Bias temperature instabiltysiliconcarbidepower MOSFETunderACgatestrees [J].IEEE Transactions on Electronics，2022，37（2）：1998-2008.

[13]Zhang ZY，WangF，TolbertLM，etalActive gate driverforfastswitchingandcrosstalk suppressionSiCdevices ina phase-legconfiguration[C]//2015IEEEApied Electronics Conference and Exposition （APEC）.March15-19，2015， Charlotte，NC，USA.IEEE，2015：774-781.

[14]LiuCH，ZhangZD，LiuYF，etal.Smartself-drivingmultilevelgatedriverforfastswitchingandcrostalksuppressionSiC MOSFETs[J]. IEEE Journal Emerging and Selected Topics in Electronics，2020，8（1）： 442-453.

[15]JiangHP，QiXW，QiuGQ，etal.AphysicalexplanationthresholdvoltagedriftSiCMOSFETinducedbygateswitching [J].IEEE Transactions on Electronics，2022，37（8）： 8830-8834.

（編輯詹燕平）