基于ＦＰＧＡ的ＨＤＬＣ轉Ｅ１傳輸控制器的實現
2004-12-06 06:25:56張強等
電子設計應用 2004年11期
張 強等
摘要：本文介紹了一種用FPGA實現的HDLC轉E1的協議控制器，能實現將速率為N×64Kbps（N=1～124）的HDLC數據分接至M路（M=1～4）E1信道中的傳輸，并允許各路E1的最大時延為64ms。討論了E1幀結構設計和系統的FPGA實現方法。
關鍵詞：幀結構；HDLC；E1；FPGA
張 強等
摘要：本文介紹了一種用FPGA實現的HDLC轉E1的協議控制器，能實現將速率為N×64Kbps（N=1～124）的HDLC數據分接至M路（M=1～4）E1信道中的傳輸，并允許各路E1的最大時延為64ms。討論了E1幀結構設計和系統的FPGA實現方法。
關鍵詞：幀結構；HDLC；E1；FPGA
