ＪＰＥＧ ２０００系數(shù)位平面編碼的ＦＰＧＡ設(shè)計(jì)
2005-04-29 00:00:00楊珂劉明業(yè)
計(jì)算機(jī)應(yīng)用研究 2005年10期
摘 要：研究JPEG 2000標(biāo)準(zhǔn)中系數(shù)位平面編碼的硬件實(shí)現(xiàn)問題，提出一種適合ASIC實(shí)現(xiàn)的結(jié)構(gòu)，在保證編碼速度的前提下，最大限度減小了片內(nèi)小波系數(shù)緩存量，解決了掃描過程中如何對(duì)系數(shù)狀態(tài)字進(jìn)行讀寫的問題，大大減少了系統(tǒng)訪問系數(shù)狀態(tài)字的頻率。設(shè)計(jì)中幅度細(xì)通道和清理通道并行工作，使編碼時(shí)間比傳統(tǒng)非并行工作減少30％以上。在PPGA上對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證。
關(guān)鍵詞：JPEC2000；優(yōu)化截?cái)嗟那度胧椒謮K編碼；位平面；硬件描述語(yǔ)言；FPGA
中圖法分類號(hào)：TP331．2；TP391．72
文獻(xiàn)標(biāo)識(shí)碼：A
文章編號(hào)：1001-3695(2005)10—0157—05
