ＥＰＰ并行通信接口同步設計
2005-04-29 00:00:00梁婕高德遠張盛兵段然
計算機應用研究 2005年6期
摘 要：針對異步器件在工程實踐中難以控制時序，并且EDA工具所給予的支持也不如同步器件等特點，提出了一種以狀態機為控制核心的同步化EPP并行通信接口的設計思路，使EPP協議的操作時序更加清晰、易于控制，電路更加穩定、可靠。此設計思路也可以推廣到PS／2和ECP等并行接口的同步化設計。
關鍵詞：EPP；并行接口；狀態機
中圖法分類號：TP303
文獻標識碼：A
文章編號：1001—3695(2005)06—0196—03
