平臺(tái)ＡＳＩＣ發(fā)展的關(guān)鍵：靈活性、性能與功率

新興的平臺(tái)ASIC正在迅速成為中等批量應(yīng)用的市場(chǎng)領(lǐng)導(dǎo)者，在這一市場(chǎng)中，低單件成本和較短的開(kāi)發(fā)時(shí)間十分重要。對(duì)成本和開(kāi)發(fā)周期的日益嚴(yán)重的壓力正在推動(dòng)平臺(tái)ASIC成為一種主流技術(shù)。

大多數(shù)平臺(tái)ASIC具有高度的集成性，有些容納了超過(guò)500萬(wàn)個(gè)ASIC門(mén)(2個(gè)輸入NAND門(mén))和8M的內(nèi)存。具有如此之大的容量后，單個(gè)平臺(tái)ASIC所包含的邏輯處理能力已經(jīng)等效于幾種最大的和最昂貴的FPGA。一個(gè)平臺(tái)ASIC的單價(jià)遠(yuǎn)低于最大的FPGA；而更接近于一個(gè)標(biāo)準(zhǔn)單元的ASIC。

當(dāng)絕對(duì)的最高性能或者絕對(duì)的最小單件成本是關(guān)鍵因素時(shí)，標(biāo)準(zhǔn)單元的ASIC仍然是最佳選擇。不過(guò)，在需要接近ASIC的性能和單件成本的場(chǎng)合，平臺(tái)化的ASIC是傳統(tǒng)標(biāo)準(zhǔn)單元的ASIC的有意義的替代方案。通過(guò)保證低NRE和較短的上市時(shí)間，平臺(tái)ASIC對(duì)于那些對(duì)時(shí)間和成本敏感、制造批量在2k到150k范圍之內(nèi)的裝置來(lái)說(shuō)非常理想。

采用平臺(tái)ASIC時(shí)，收入時(shí)間(time—to-revenue)比標(biāo)準(zhǔn)單元的ASIC要短，因?yàn)椴⒎撬械膶佣际嵌ㄖ频摹５湫偷母叨似脚_(tái)ASIC包含了4到5層定制化的金屬層。所有其他的層都是預(yù)先定義而且預(yù)先制造好的。

預(yù)先制造出大多數(shù)的層將簡(jiǎn)化平臺(tái)ASIC的設(shè)計(jì)流程。許多后端的任務(wù)，包含信號(hào)完整性和IR壓降分析，已經(jīng)完成，從而減少了工程方面的工作量。

除了工程化方面的任務(wù)得以減輕之外，平臺(tái)ASIC技術(shù)還降低了前端工序的成本，因?yàn)榕c基于單元的ASIC開(kāi)發(fā)相比，所需的加工設(shè)備更少。較低的加工成本減少了定制化掩模的數(shù)量和工程化的工作量，這些都保證了平臺(tái)ASIC設(shè)計(jì)的低NRE成本。

內(nèi)存和位置方面的靈活性

平臺(tái)化ASIC使用了一種精細(xì)的邏輯架構(gòu)，與FPGA所使用的粗放的架構(gòu)相比具有許多優(yōu)勢(shì)。架構(gòu)的精細(xì)程度是由用于實(shí)現(xiàn)定制邏輯的基本的組成模塊的大小所決定的。

平臺(tái)ASIC的基本組成模塊是一個(gè)很小的部件，它常常被稱(chēng)為一個(gè)“單元”。單元可以組合起來(lái)形成邏輯門(mén)或者寄存器。使用緊湊的、相對(duì)簡(jiǎn)單的單元架構(gòu)可以保證最大的靈活性和效率——用戶(hù)的每種邏輯功能都可以用最少數(shù)量的單元來(lái)實(shí)現(xiàn)。這確保了邏輯可以高效地得到映射，從而實(shí)現(xiàn)很高的利用密度。

FPGA采用了復(fù)雜多門(mén)(Complex Multi—Gate，CMG)組件和專(zhuān)用的寄存器來(lái)實(shí)現(xiàn)定制化的邏輯。用戶(hù)邏輯能夠精確的映射到CMG的情況十分罕見(jiàn)。完成用戶(hù)邏輯的映射后，在每個(gè)CMG中幾乎始終都有一個(gè)部分未被使用，于是與平臺(tái)化的ASIC相比效率和實(shí)現(xiàn)密度都較低。

平臺(tái)ASIC的精細(xì)的架構(gòu)使得一種新型的內(nèi)存得以實(shí)現(xiàn)。例如，RapidChip技術(shù)所提供的R—Cell內(nèi)存是完全用R—Cell邏輯架構(gòu)建立的，因此可以放置在架構(gòu)中的任意位置。這就實(shí)現(xiàn)了高度的靈活性，使得設(shè)計(jì)者能夠選擇大小恰好的內(nèi)存，并把它放置在一個(gè)理想的位置上。除了基于架構(gòu)的內(nèi)存外，平臺(tái)ASIC一般還包含了不少更大的擴(kuò)容內(nèi)存(diffusedmemory)。

當(dāng)需要使用復(fù)雜、高性能的lP(如ARM處理器)時(shí)，即使以最先進(jìn)的工藝技術(shù)來(lái)實(shí)現(xiàn)，一個(gè)綜合性的實(shí)現(xiàn)方案也可能無(wú)法達(dá)到足夠高的速度。CPU非常復(fù)雜，而且一般具有多個(gè)層次的邏輯，這給性能帶來(lái)了挑戰(zhàn)。往往一個(gè)擴(kuò)張的CPU被用來(lái)克服這一問(wèn)題，特別是在FPGA中。一個(gè)擴(kuò)張的CPU的不利之處就在于它并不是可定義的，而且設(shè)計(jì)者無(wú)論使用與否都將為其付費(fèi)(至少在硅片面積上)。

有些平臺(tái)ASIC通過(guò)提供可定義但高度優(yōu)化的、被映射到邏輯架構(gòu)中的CPU來(lái)克服這一問(wèn)題。在RapidChip的技術(shù)中，這被稱(chēng)為一個(gè)“起落區(qū)(1andingzone)^TM”。如果有必要的話(huà)，處理器可以被配置而且放置到一個(gè)預(yù)先確定的位置上。擴(kuò)展的內(nèi)存已經(jīng)被安排在最佳位置上，以便讓CPU和高速緩存能夠以接近ASIc的速度工作。例如，ARM926 CPU可以在RapidChip的平臺(tái)ASIC上實(shí)現(xiàn)超過(guò)250MHz的性能。如果不要求使用CPU的話(huà)，就不會(huì)包含它，而且起落區(qū)中的所有邏輯架構(gòu)和擴(kuò)張內(nèi)存都可以為用戶(hù)邏輯所用。

高性能實(shí)現(xiàn)

性能與多種因素有關(guān)，包括架構(gòu)的精細(xì)程度、互聯(lián)延遲、工藝技術(shù)和設(shè)計(jì)架構(gòu)等。因?yàn)樵谄脚_(tái)ASIC和基于單元的ASIC中這些功能特性中的許多都十分類(lèi)似，故所實(shí)現(xiàn)的性能也很類(lèi)似。

精細(xì)的邏輯架構(gòu)使得用戶(hù)能通過(guò)有效的邏輯映射、點(diǎn)到點(diǎn)信號(hào)路由以及自動(dòng)化的、基于時(shí)序的優(yōu)化來(lái)實(shí)現(xiàn)高密度的和高性能的實(shí)現(xiàn)方案。對(duì)于每一種在精細(xì)的邏輯架構(gòu)中實(shí)現(xiàn)的邏輯功能來(lái)說(shuō)，人們可以使用類(lèi)型多樣、驅(qū)動(dòng)長(zhǎng)度各異的單元。如此豐富的單元類(lèi)型可以讓物理綜合工具能實(shí)現(xiàn)性能與時(shí)序優(yōu)化，包括路徑緩沖、緩沖插入(bufferinsertion)和邏輯扁平化(10gicflattening)以及結(jié)構(gòu)化(再綜合)等。

采用這些技術(shù)后，就可以針對(duì)速度性能對(duì)關(guān)鍵性的路徑進(jìn)行優(yōu)化，而非關(guān)鍵性的路徑則針對(duì)面積目標(biāo)進(jìn)行優(yōu)化，于是就可以獲得高密度的、高性能的實(shí)現(xiàn)方案——一般約為性能相同的基于單元的ASIC的80％。

功率的有效利用

FPGA所消耗的功率一般多倍于平臺(tái)ASIC。如果采用一種到粗糙的邏輯架構(gòu)的、低效率的映射，則實(shí)現(xiàn)相同的用戶(hù)邏輯所需的門(mén)的數(shù)量更多，功耗相應(yīng)增加。更為引人注目的是FPGA中所能看到的更大的路由容量。因?yàn)镕PGA需要更大的硅片面積來(lái)實(shí)現(xiàn)同樣規(guī)模的邏輯，路由的引線更長(zhǎng)，而且會(huì)造成更大的寄生電容。人們一般利用通路晶體管(pass transistor)來(lái)將專(zhuān)用的路由通道連接到一起，這也會(huì)增加寄生電容。最終出現(xiàn)的、明顯的附加路由電容使得功耗顯著增加，如圖2所著重指出的那樣。一般來(lái)說(shuō)，平臺(tái)ASIC可以以更有效率的方式來(lái)實(shí)現(xiàn)邏輯，讓設(shè)計(jì)能在更小尺寸的芯片上實(shí)現(xiàn)，保證更小的封裝，并消耗更少的功率。

結(jié)語(yǔ)

當(dāng)需要極大的批量或者極高的性能時(shí)，基于單元的ASIC是最佳選擇。FPGA對(duì)于原型樣機(jī)開(kāi)發(fā)和某些低性能的、不需要著重考慮功耗和成本的應(yīng)用來(lái)說(shuō)是有用的。對(duì)于處在基于單元的ASIC和FPGA領(lǐng)域之間的多種類(lèi)型的應(yīng)用來(lái)說(shuō)，平臺(tái)式ASIC包含了實(shí)現(xiàn)市場(chǎng)成功所需的關(guān)鍵功能特性。