使用ＣＰＬＤ實現ＱＷＥＲＴＹ鍵盤

隨著手機及其他便攜手持裝置的功能不斷增加，設計的取舍平衡亦日趨精細。文本信息與網絡瀏覽等流行功能都要求更多的數據輸入，而這對于傳統的雙音多頻(DTMF)(0-9，＃，+)鍵盤會比較困難。使用這種鍵盤要求多端數據輸入，輸入效率低而且容易出錯。

使文本輸入更為方便的一個方法是使用QWERTY鍵盤(見圖1)。這種鍵盤采用40個或更多按鍵，而DTMF手機通常采用12個。當然，多出的按鍵會使手機體積變大，用到的電子組件也更多。

然而，文本信息用戶可能樂意以較大的面積換取QWERTY鍵盤，因為文本輸入大為簡便了，而且兩個大拇指都可以用來輸入文本信息或數據。最近，有些手機生產商已經推出了面向文本用戶的帶QWERTY鍵盤的手機。

數據輸入鍵盤可以用多種方法來設計，并沒有確定的標準。但要為傳統DTMF鍵盤添加更多按鍵對設計人員提出了挑戰，本文即討論應對這挑戰的一種可能解決方案。

QWERTY構建模塊

Xilinx的解決方案使用XilinxCoolRunner-II CPLD；低功耗、小包裝及低成本的特點使其成為此應用的理想選擇。將DTMF轉化為QWERTY鍵盤需要更多按鍵，從而需要更多通用I／O(GPIO)。例如，DTMF鍵盤可能只有四行三列，而QWERTY鍵盤可能有多至八行八列。不過，鍵盤的大小可根據終端系統的需求而定。

通常，將處理器或DSP用作連接鍵盤行和列的界面(見圖2)。處理器對行進行掃描，對列進行監控，以檢測邏輯變化。當變化發生，即表示用戶按下了一個按鍵。知道被掃描的是哪一行，以及哪一列的狀態發生了變化，處理器即可推斷出按下的是哪個按鍵。

擴展I/O

設計需要更多I／O的鍵盤時(QWERTY鍵盤即為一例)，可能會發現現有處理器沒有足夠的GPIO。一種可能的解決方法是，把一個CPLD用作I／O擴展器，從而減少對處理器I／O數量的要求。

圖3在處理器與鍵盤之間使用了一個CPLD，其一側連接鍵盤的行／列，另一側連接處理器的可用GPIO。此例中，使用一個CPLD后，一個8 x 8的鍵盤所需要的處理器GPIO端口的數目與4x4的鍵盤相同(實際上還少一個)。如果不使用CPLD，處理器會需要16個GPIO端口，而不是7個。

掃描與編碼

除了減少處理器對GPIO的數量要求外，CPLD還可以承擔處理器的某些功能，如：對行進行掃描并對列進行監控以檢測狀態變化。當用戶按鍵時，CPLD會停止掃描，并立即生成一個編碼字，然后發送給處理器，告訴處理器哪個鍵按下了。因為使用了編碼字來告知處理器按下了哪個按鍵，對處理器的I／0需求得以減輕。

在圖3所示例子中，用6個位來代表編碼字。6個位提供2⁶(即64)個不同的值，每個值代表一個按鍵。然而，還必須有一個值代表無按鍵被按時的狀態。因此，在此例中，在不添加又一個GPIO的情況下，實際上只有63個按鍵可被代表。

處理器無需掃描鍵盤，因為這一操作現由CPLD執行；不過，處理器仍需監控其GPIO上的變化它只是不再需要推斷哪個按鍵被按，因為該信息編碼到一個六位字中了。

還需要用到的是開關抖動，這可以安排在CPLD中或處理器中，取決于哪個裝置有可用資源。在處理器中進行這一操作，可將CPLD的大小和成本降到最小。

簡要總結此設計示例：CPLD對鍵盤進行掃描，檢測被按下的按鍵，然后提供一個編碼字供處理器讀取并解析。這一功能不僅使處理器不必再承擔掃描任務，還擴展了GPIO的功能。

此設計非常適合于CoolRunner－II32宏單元裝置(利用率大約為75％)，留下25％空間作他用。此外，此設計還采用了其他一些方法來減少功耗并利用CoolRunner-II的節能功能。

CPLD設計詳述

要掃描鍵盤的行，桶式移位寄存器除一位預置為零外，其他所有位均預置為1。移位寄存器的每一位驅動CPLD上的一個輸出引腳，后者與鍵盤的行相連。當移位寄存器開始計時時，零位通過桶式移位器移位，將行逐行置低，以對其進行掃描。鍵盤的列輸入到CPLD，每個輸入都通過一個內部上拉電阻上拉。

當沒有按鍵被按時，CPLD的所有列輸入都被動上拉至邏輯高位。對所有的列輸入一起進行“與”操作，這時輸出端的邏輯1表示沒有按鍵被按。

“與”操作的輸出用于啟動移位寄存器。當按鍵被按下時，列與行取得連接，按下的鍵所在的列被與該按鍵相關的行置低?！芭c”操作的輸出將變為零，從而在按鍵被按下時中止移位寄存器。

此時，移位寄存器將按下的鍵所在的行置低，而該鍵所在的列亦處于低位。為了使這些信息相關聯，使用了兩個編碼器：一個用于行位(移位寄存器的輸出)，另一個用于列輸入。兩個編碼器的輸出組合起來，就構成發送給處理器的編碼字。圖4為這一操作的模塊圖。

結語

使用Xilinx CoolRunner-II CPLD，獲得的是靈動的設計與低功耗。除了I／0擴展之外，CPLD還可以加入其他“粘合”功能，如：電壓轉換、I／O標準轉換與輸入滯后。由于CPLD為可編程，可以將同一裝置用于不同的鍵盤和產品，而收高產量低成本之效。可再編程的特點輔之以簡便易用的設計工具，使您可以對設計進行晚期更改，降低風險。