高清世界時鐘所面臨的挑戰（上）

引言

人類是自然界富于感覺的創造物，我們根據自己的所見、所聽、所聞、所感以及所品嘗到的去學習、理解和享受周圍的世界。因而，當提到電子設備的創新時，能夠讓我們的感覺產生反應的那一部分設計，大多依賴于高性能模擬信號路徑技術。在增強對于電子的感覺和反應的模擬信號路徑中，最能引起興趣的一個例子是從模擬到數字以及從數字到模擬的轉換。

數據轉換器(ADC／DAC)是電子系統創新的主要領域。雖然不久前，架構方式還僅僅限定于研究論文中或者夠經濟因素而不可行，但是現在，系統設計者已經可以實現架構方式。采用高性能數據轉換器的系統中最重要的設計挑戰之一是如何實現時鐘產生模塊的輸入信號采樣。通常，“受限于時鐘”設計者需要依靠非常昂貴的時鐘生成器才能將系統提升到可接受的性能水平之上。

本文分為兩大部分：第一部分主要為那些需要實現高性能數據轉換的設計者提供了基本的工具，并特別強調時鐘特性對于數據轉換性能的重要性。首先，文章討論了一些時鐘性能的基本概念。其次，文章將“剖析”計時器件。最后，闡明設計專門面向應用的計時器件性能的方法。第二部分將以第一部分的論述為基礎，探討設計者在系統級上必須把握的關鍵折衷處理。

精密時鐘及通信

現在是消費者趕上多媒體世界的大好時機。在一定程度上，我們要感謝高性能模擬技術的作用。多媒體內容全部組合在一個數據包之內，然后發送到由通信基礎設施所傳輸的數據流之中。這些數據流要求設備具有較大的帶寬以便能夠提供給高清電視、個人視頻播放器和移動電話，而在數據聚集的情況下，這一點尤其重要。在宏觀的水平上.這種基礎設施(生成端／訪問網絡與內核以及骨干傳送)要求一個有精密時鐘的復雜網絡，這樣才能根據需求可靠的傳送數據包。在傳輸過程中，數據內容通過商性能數據轉換器進行模擬，數字分配。通過上述的基礎設施數據被傳輸給消費者，并通過另外一個數據轉換器將其轉換為原始的高清信號。無論采用有線或無線傳輸媒體，精密時鐘在決定系統性能方面都起到了舉足輕重的作用。然而，精密時鐘的應用并不局限于傳遞多媒體數據方面。事實上，在任何進行大量數據傳輸的應用中，都可以發現低噪聲、高精度時鐘的蹤影。

從時域的角度來看信號采樣

圖1(b)顯示出采用非對稱梯形脈沖形式的輸入波形。如果使用一個無噪聲時鐘的完美數據轉換器來量化V則圖1(a)顯示出其輸入波形的表現形式。同時，圖1(b)上的黑點即為所需的采樣點。圖1(a)上面的線顯示出這些點的位置變換情況。這些點形成了波形的無失真版本。圖1(b)中也顯示出了陰影區域，它表示假設采樣時鐘具有噪聲(抖動)成分時，采樣時鐘脈沖邊沿產生的一系列可能時間范圍。不定的采樣區域以紅點表示。這些點都位于可能的時鐘脈沖邊沿的范圍之內，但并不位于陰影區域的中心。圖1(c)顯示出不定的采樣范圍。在Y軸上記錄的每個值都是V。在(不定的)采樣點上的幅度。由于數據接受系統不了解時鐘噪聲或者對其進行補償的任何方式，在X軸上每個對應的值為適時的“完美”采樣點。

由于采樣時鐘的抖動所以采用不定采樣。圖1(c)中的紅色軌跡顯示出了其結果，這是原始輸入波形的失真版本。對于這些圖示，我們可得出下面三個關鍵的觀點：

即使ADC是完美的，采樣時鐘也會加進噪聲和不需要的失真。以ADC對信號進行采樣的過程與RF世界中混合的進程相似。將一個有噪聲時鐘與信號混合，在頻域以及轉換時，會產生擴散所需信號的凈效應(參見圖2)。

輸入信號V的頻率決定了對時鐘噪聲敏感的程度。很顯然，只要它沒有隨著時間變化，在(梯形頂部)任何位置對信號進行采樣都無關緊要。然而，如果采樣時鐘有噪聲，那么輸入頻率越大，由完美的數據轉換器生成的噪聲越多。

從本質上講，ADC在兩個方面具有分辨能力：量化粒度的程度(由ADC的特性所決定)和數據轉換系統在精確的時間間隔對信號進行持續采樣的能力(采樣時鐘生成系統的特性和在有限的程度內有ADC本質特性所決定)

時鐘性能和數據轉換參數

采樣時鐘對ADC／DAC性能上的重要程度是顯而易見的；然而，理解這些觀點如何與數據轉換器的性能參數相關聯也將非常有用。圖3顯示出一個輸入波形的一小部分。所需要的采樣點為ADC輸入從跟蹤到保持轉換時所在的點。實際采樣點可能產生的示例的范圍由標有的區域限定。可以在可能的采樣間隔中觀察到的輸入信號水平的范圍標有V。

SNR和系統性能

對于系統性能優化而言，為什么SNR是一個重要參數呢?

多媒體內容要求具有顯著的通道性能C。設計者通過選擇傳輸媒體或拓展接收器帶寬來控制系統帶寬。盡管有時這種做法是在所難免的，但是事實上展開接收器帶寬對SNR有害的，傳輸媒體的帶寬可能無法由設計者進行調式的控制。對于無線系統來說更是如此，在無線系統中管理主體在頻譜分配的基礎上建立通道帶寬。很明顯，在這種情況下，設計者重點在于實現SNR的最優化。

抖動和相位噪聲

理解了抖動對于ADO性能的影響后，現在的重點應該放在研究抖動方面。盡管數據通信或高性能數據轉換領域的工程師傾向于根據抖動來規定時鐘要求，但在精密計時和時鐘領域工作的工程師卻利用相位噪聲參數來規定時鐘性能。在評估相位噪聲和抖動如何關聯前，理解構成抖動的成分的性質非常有用。

參考圖5，噪聲包括兩個主要成分：受限(或確定性)抖動和非受限(或隨機)抖動。確定性的抖動表現為可預見性和可重復性，因此，它可以通過相對少量的觀察來準確的確定其數量。基于這種原因，確定性抖動可以表示為峰峰值。另一方面，隨機抖動是隨機過程的集合結果，這就使其不能直接的測量和確定數量。隨機抖動表示為RMS值，帶有一個通常被附加為限定符的量度帶寬。

對組成總抖動隨機噪聲成分的噪聲源進行直接測量就得到了相位噪聲。利用頻譜分析器進行測量，可以在1Hz的帶寬范圍內，估算出不同偏置中源于載波(基本)頻率的功率水平。因此，通過相應的頻率偏置，相位噪聲被指定為離散值，它用dBc／Hz表示出來，或者更加適合作為單邊帶圖表來表示。

大多數現代頻譜分析儀能計算RMS抖動。然而，如果對進行量度有一些基本的認識，就會認識到相位噪聲對系統性能帶來的影響。如果頻譜分析儀設置為測量相位噪聲，那么就會顯示出一個單邊帶圖表。將相位噪聲轉換成RMS抖動的第一步是對功率進行積分，其在兩個特定頻率偏置值之間，由相位噪聲曲線下的區域面積表示(這就是附有一個抖動值的測量帶寬的區域，其中抖動值以timeRMS表示出來)。計算得出的值被稱作RMS相位誤差。由于頻譜分析器將展示一個單邊帶圖表，讀取的區域必須加倍。

計時器件剖析

圖8展示了一個計時器件的主要功能模塊。計時器件可以為—個干凈的參考時鐘輸入生成多個與整數相關的倍頻。參考時鐘被分配到多個倍頻卡，如果由于在電纜或底板上傳輸時產生了附加的噪聲，那么計時器件可以進行設定從噪聲含量多的參考時鐘輸入中消除相位噪聲(及由它產生的抖動)，然后，為“干凈的”時鐘輸入生成多個整數相關的倍頻。一個計時器件包括一個鎖相環、一個環路濾波器、一個電壓控制振蕩器、一個配電板、扭曲校正和輸出緩沖器。

計時器件的優化

經過反復嘗試為計時器件找一個優化配置。設計者應該對于每個模塊對整個系統性能的影響具有基本的認識。有時提供高性能計時解決方案的模擬器件公司可以提供多種設計工具來幫助設計者輕松應對其復雜的設計任務。美國國家半導體通過WEBENCH給信號路徑設計者提供一套在線設計工具(特別是用于時鐘優化的簡易PLL)。

雖然沒有一個配置適用于所有的應用，但具有可用的工具可以優化計時器件的設計。設計者在其配置形成其器件性能時的基本杠桿包括PLL參數，環路濾波器參數、配電板和扭曲校正。另外，器件的整體本底噪聲對于性能也有顯著的影響。本文提供了器件優化的大致簡介，推薦設計者訪問WEBENCH網站并參考Dean Banerjeel所著的“PLL Performance，Simu－lation，and Design Fourth Edition”。

設計者可以通過調整一定的參數來優化性能。參考下面所描述的環路濾波器的計時器件的相位噪聲圖8和圖9，這個環路濾波器從圖8中較寬的環路帶寬調整到圖9中較窄的環路帶寬。

如果不允許信號獲得寬帶噪聲源，參考輸入(在圖表中表現為TCXO軌跡)通常具有一個非常陡的相位噪聲跌落，直到接近于其基本頻率。如果已經混雜了噪聲，那么噪聲可能一點也不會跌落。計時器頻率輸出的基本噪聲分配包括：

參考輸入

鎖相環(PLL)

電壓控制振蕩器(VCO)

配電板

器件的本底噪聲

器件的PLL、VCO和本底噪聲“各擔己任”；其它的重要工作說明包括頻率變換和降低噪聲。設置環路濾波器的截止頻率將決定VCO何時能夠取代PLL執行噪聲衰減的工作。在很大程度上，在大偏置下的相位噪聲水平由器件本底噪聲以及VCO來決定。如圖9所示，在一個采用窄回路帶寬的配置中，VCO趨向于決定整體的噪聲性能。如果PLL具有接近于載波的出色性能，那么環路濾波器應該遠離載波進行調節，這樣它就可以從參考輸入中過濾任何噪聲。這是一款不錯的配置，如果在更大(可能>50kHz)的偏置中，VCO展現出色的相位噪聲性能，這款配置的優勢就更加突出。

結語

為高性能數據轉換器的計時器件選定理想配置需要進行反復實踐。如果設計者對于ADC信噪性能的根本問題有著良好的理解，并具有一整套可執行的恰當工具，那么系統優化的過程將會富有成效。對設計中的數據轉換器這樣一個附件進行優化，在表面上看來作用不大并且花費時間，然而消費者會因此而領略到完美設計所帶來與眾不同的“高清晰度”。