高清世界時鐘所面臨的挑戰(zhàn)（下）

引言

多媒體世界發(fā)展的一個重要趨勢就是向數(shù)字新領域擴展，從而利用摩爾定律的經(jīng)濟學與數(shù)字世界的優(yōu)勢。由于模擬電路并不遵守摩爾定律，模擬世界在尺寸和功率上都沒有表現(xiàn)出像數(shù)字世界中所產(chǎn)生的巨大變化。因此，通信系統(tǒng)設計者正在借助更高的中頻和更高的帶寬，對數(shù)據(jù)轉(zhuǎn)換器和相關的時鐘器件提出更高的要求，在越來越高的頻率下將信號從模擬領域轉(zhuǎn)換到數(shù)字領域以便能從摩爾定律中獲益。美國國家半導體通過設計具有更高帶寬更高速率的數(shù)據(jù)轉(zhuǎn)換器，并配合優(yōu)化轉(zhuǎn)換器性能的計時器件來應對上述挑戰(zhàn)。美國國家導體的8位ADC08D1500以1-7GHz的輸入帶寬，在每秒1.5千兆的采樣率下(采用雙邊沿采樣模式的3 GSPS)實現(xiàn)了出色的性能(>7ENOB)。LMX2531 VCO/PLL能夠在低于1皮秒RMS抖動下向下一級傳輸性能非常好的采樣時鐘。這些器件使得系統(tǒng)設計者可以對數(shù)百兆赫下的IF頻率進行寬頻帶、多通道信號進行采樣。除了數(shù)據(jù)轉(zhuǎn)換器件中的性能增益，帶通采樣或亞奈奎斯特采樣的使用對系統(tǒng)而言也很重要。當這些技術可實現(xiàn)更多的實際采樣率，還有助于噪聲分析及研究噪聲分析對數(shù)據(jù)轉(zhuǎn)換器要求產(chǎn)生的影響。在本文下面的部分，我們將會考慮一些系統(tǒng)級的問題，這些問題在決定計時器件要求、特別是抖動方面是必須考慮的因素。

另外一個引人注目的趨勢是更高的集成功能。在通信領域，內(nèi)核上采用單器件的架構(見圖2)正在取代多模塊架構(見圖1)。盡管這些設計及架構伴隨著諸多明顯的技術挑戰(zhàn)，但其所能獲得的成效更簡易、靈活和高性能。

系統(tǒng)級驅(qū)動器設計

設計者必須意識到系統(tǒng)級對于設計選擇的影響，并認識到系統(tǒng)級對其所設計的產(chǎn)品性能產(chǎn)生怎樣的影響。圖3是一個示例圖，顯示出從目標系統(tǒng)中上行的器件。設計者必須理解其性能，但沒有必要去控制它，甚至影響它。特別要指出的是，上行器件和系統(tǒng)引入了噪聲和改變了通道特性(增益、頻率響應等)，這些特性必須兼容ADC的接口。

圖2顯示在數(shù)域中，多通道信號的管道化路徑。由于所需信號帶來功耗增加，并且深入到ADC的更高帶寬需要增加噪聲功耗，多通道信號采樣在ADC接口處增加了動態(tài)范圍的要求。多通道信號也要具有更高的峰值一平均值功耗比(PRA)。這意味著對單通道信號進行采樣時，與典型分配相比，上層容限所消耗的ADC動態(tài)范圍更多。綜合而言，這些現(xiàn)象可以增加所需的ADC分辨率。如果ADC輸入處噪聲不受控或無法得到解決，在采樣的過程中，由于噪聲混疊，亞奈奎斯特采樣反而會影響SNR。

最終，SNR是一個關鍵的性能度量。在采樣數(shù)據(jù)系統(tǒng)中，設計者必須要應付噪聲源，如ADC接口處的熱噪聲、LO相位噪聲、串擾和毛刺。在ADC內(nèi)部，在采樣時鐘、非線性量化器(DNL、INL)和交叉架構及不匹配的通道中，具有像襯底噪聲、電源噪聲、1/f噪聲、量化噪聲、相位噪聲這樣的噪聲源。設計者在選擇ADC的分辨率、采樣率和信號處理算法時，必須理解并解決所有上述的潛在噪聲因素。在一定程度上，設計者也在設計ADC上行的信號路徑，必須被考慮上行路徑選擇對系統(tǒng)采樣數(shù)據(jù)部分的性能影響。理解上行影響的效果非常重要，因為它們限制了設計者可用的噪聲預算。量化噪聲預算使設計者可以指定用于系統(tǒng)采樣時鐘或數(shù)據(jù)時鐘所要求的性能。本文第一部分已經(jīng)討論了采樣時鐘相位噪聲(或抖動)對于SNR如何產(chǎn)生直接的影響(圖4)。時域那點積就是在頻域中進行卷積。在與另外一個噪聲正弦曲線混合后，輸入端(頻域中的脈沖)的完美正弦曲線在輸出處成為噪聲正弦曲線。這就類似于在一個ADC中的采樣操作。

為了理解相位噪聲對于采樣時鐘的影響，讓我們來看采樣操作的數(shù)學算法。輸入信號x(t)，通過一系列完美脈沖產(chǎn)生的點積表現(xiàn)出理想的采樣操作(圖4)。這個過程產(chǎn)生了一串采樣值，y(nT)，如下式：

在數(shù)學上，時域中的點積就是在頻域的雙重卷積。然而，時域中的一系列理想脈沖會轉(zhuǎn)換成頻域中的一系列脈沖。利用信號頻譜進行卷積僅產(chǎn)生了數(shù)字信號的常見的周期信號頻譜。

實際上，采樣波形既不是一個完美的脈沖，也不能在時間上保持穩(wěn)定。將最終的采樣電壓作為一些輸入信號的加權平均值更現(xiàn)實質(zhì)。然而，由于我們主要考慮時鐘抖動的影響，我們將繼續(xù)將脈沖用作采樣波形，但包括一個抖動項。如果時鐘抖動影響也包括在內(nèi)，那么在脈沖函數(shù)中的延遲項包括一個隨機成分τ_jo典型地，τ_j會被建立為高斯隨機過程，其具有零平均值和標準偏差σ_jo現(xiàn)在采樣信號為：

方程2顯示出由抖動采樣函數(shù)所擴展的輸入信號。實質(zhì)上，e_-j(w-kws)τj項產(chǎn)生了小的，可能擴展信號頻帶的剩余頻譜位移(調(diào)制)。圖5例證出了這種效果。

通過兩個步驟來證明方程2中所要達到的效果。在圖5(a)中(利用一個采樣時鐘)，抖動項對于原始信號頻譜進行調(diào)制。圖5(c)顯示在進行亞奈奎斯特采樣后的數(shù)字、抖動調(diào)制頻譜。首先，由抖動(產(chǎn)生近載波相位噪聲—(如圖5(b)所示)所引起的剩余擴展直接降低了帶內(nèi)SNR。第二，亞奈奎斯特采樣產(chǎn)生頻帶外噪聲與信號頻帶混疊在一起，進而增加了本底噪聲。在圖5(c)中，“交錯在”頻帶邊界上的頻帶外噪聲(是?的倍數(shù)，由垂直虛線表示)將會返折到信號帶中。如果這個頻帶外噪聲足夠高，它將顯著提高本底噪聲。這些共同的結果強調(diào)了近載波相位噪聲和時鐘頻率具有大偏移的相位噪聲的重要性。這種結果可能會通過提高時鐘頻率來稍微有所緩解，有助于圖像更寬的分布在頻率中，代價就是將要處理的采樣數(shù)也會隨之增加。然而，在一些應用中，這些代價是可以接受的。這個示例也強化了在ADC輸入端，在信號的路徑上限制頻帶外噪聲的濾波的重要性。

下一部分，我們將研究幾種噪聲源的影響，如何能夠結合進一個時鐘抖動的方程中，允許設計者研究不同噪聲源所產(chǎn)生的影響，并為時鐘抖動設置一個上限值。在這個例子中，我們將把熱噪聲、量化噪聲和采樣時鐘噪聲相結合。如果我們假設每個噪聲源都是獨立互不關聯(lián)的，那么我們可以將合成的SNR表述如下：

盡管我們經(jīng)常在對數(shù)域中來考慮SNR，但要注意的是上面方程中的各項都是線性的。在方程的每一種形式中，我們已經(jīng)使用了不同的標記以強調(diào)我們正在處理隨機過程，這個過程甚至會包含所需要信號。

為了為每個噪聲源找到SNR，我們將從熱噪聲開始。在一些固定帶寬△f中出現(xiàn)的熱噪聲的功耗等于噪聲密度乘以Af：

Hz為單位的噪聲頻譜密度。

當ADC輸入端為N_o確立一個值，要求設計者對信號路徑執(zhí)行一個端到端的分析，以找到系統(tǒng)噪聲指數(shù)。再次參考圖3，每個子系統(tǒng)(接收器，信號分配放大器，分路器和電纜)具有一個聯(lián)合增益和相位指數(shù)。這些部分相結合取得一個最終的系統(tǒng)噪聲指數(shù)，如下面的方程所示(參見[1]，了解對于噪聲指數(shù)更完整的論述)：

其中下標是指路徑中的連續(xù)的子系統(tǒng)(或單元)，參數(shù)F_n和G_n為分析中所包括的每個子系統(tǒng)或單元的噪聲指數(shù)和增益的線性值。

如果在信號路徑中有多種部件，這樣的操作看起來就會讓人感到煩亂。然而，有一個好的解決方法就是：在最終系統(tǒng)噪音由信號路徑中第一個部件所控制。注意，在計算中以包括連續(xù)的子系統(tǒng)或成分，它們產(chǎn)生噪聲的指數(shù)與上行子系統(tǒng)增益的結果成反比，也就是說，每個下行子系統(tǒng)或單元到可以迅速縮減對于整個噪聲指數(shù)的影響。經(jīng)驗豐富的系統(tǒng)設計者都深悉這一點，因此路徑中的第一個部分通常會是一個低噪聲放大器，其本質(zhì)上設定了系統(tǒng)噪聲指數(shù)在一個較低的值。因此，如果ADC上行的信號路徑是廣泛的，僅通過考慮路徑中的前幾個子系統(tǒng)(成分)就可以獲得對系統(tǒng)噪聲的良好預測。一旦預測出NFsys的值，利用下式(單位為d B m/Hz)，就可以用這個值得到ADC輸入中噪聲的功率譜密度。

功率譜密度非常重要，其原因有二：第一，由于噪聲功耗(σ²_T)與帶寬成比例，具有寬輸入帶寬的ADC將自然產(chǎn)生一個動態(tài)范圍惡化的結果。第二，盡管基帶處理通常包括一個濾波過程，可以減少未落入所關心基帶的整體噪聲，但是所剩的帶內(nèi)噪聲將會對整體SNR的計算有影響。在對數(shù)域中，噪聲功耗是所考慮的譜密度取對數(shù)加上帶寬的10log之值：

為了找尋所關注帶寬(以dBm為單位)的噪聲功耗，我們將信號帶寬替代為△f_BW：

如果知道了以dBm為單位的信號功耗，我們可以減去噪聲功耗，以得到以dB為單位的SNR，然后再將其轉(zhuǎn)換成一個線性值。換句話說，我們可以將噪聲功耗轉(zhuǎn)換成一個等效的RMS電壓并根據(jù)RMS電壓寫出SNR：

在本例中將要考慮到的第二個噪聲源是量化噪聲。ADC的極限分辨率引出了量化噪聲(如圖6所示)。一個偏移二進制量化器的典型轉(zhuǎn)換函數(shù)在這里展示出來。水平軸展示出了量化的輸入電壓范圍，被分成了帶寬1LSB的固定間隔。輸入電壓的每個采樣值被映射到這些間隔中的一個。

實際上，量化器將采樣電壓值四舍五入為量化間隔所展現(xiàn)出的值。在圖6中，降到間隔[7△/2，9△/2]中的Vin=V(nTs)的任何值都映射到數(shù)字值0100。如果我們將數(shù)字值轉(zhuǎn)變一個電壓，我們將賦給7△/2=(7/2)×(Vref/2N)一個數(shù)值。事實上，真正的電壓值更大，因此量化器引入了一個誤差電壓Ve。這個誤差項(量化噪聲)可以看成是真正信號值的附加。因為降到一個特定量化間隔的輸入電壓值中任何集合的分配都是統(tǒng)一的，因此誤差項的分配或量化噪聲同樣也是統(tǒng)一的。量化噪聲功耗與此誤差項不一致，可以表示為：

為了獲得相當于ADC輸入的量化噪聲功耗，我們將除以輸入電阻R。最后，我們通過除以Fs/2來計算出量化噪聲功率譜的密度：

在將其轉(zhuǎn)換成以dBm為單位的等效對數(shù)域時，我們可以用計算熱噪聲的方式計算帶內(nèi)量化噪聲功耗，然后利用功耗值或RMS電壓值計算出SNR。注意，量化噪聲功率譜密度與ADC分辨率(N)和采樣率(F_s)成反比。因此，如果我們用RMS電壓項表示SNR，可以研究不同分辨率和采樣率對于SNR的影響。

如果在采樣時鐘上沒有抖動，那么信號帶寬(帶內(nèi))的噪聲功率譜密度將由(本示例中的)熱噪聲和量化噪聲的和來決定。在這種情況下，基線SNR為：

在方程12中，設計者可以利用每個SNR中的項來將不同參數(shù)的影響進行合并，如采樣率和ADC分辨率。可以對這些參數(shù)的影響進行研究，以對其設置限制來滿足目標SNR(或ENOB)的要求。完成這項工作并為N和F_s選定試驗值后，便可以引入由于采樣時鐘抖動而引起的SNR降級。在本文第一部分所顯示出的由于采樣時鐘抖動而引起的SNR為：

重要的是需要記住，在這個方程中，σ_j實際上是時鐘的RMS抖動值與ADC的RMS孔徑抖動值的和的平方根。采用方程13來進行由于抖動產(chǎn)生的SNR的計算，并將其與方程3和12相結合，我們可以建立一個針對抖動的表達式，它將基帶SNR和SNR衰減預算參數(shù)相合并在一起：

在方程14中，x是一個由抖動產(chǎn)生的指定的可接受的總體SNR(以dB為單位)的衰減，f_sig在我們所關注的信號中的最高頻率，其它參數(shù)為上面所描述的那樣。這個不等式使我們可以為抖動設置一個上限。換句話說，我們可以基于我們的應用簡單地指事實上一個目標SNR(可接受的最小值)并使用方程14的修正形式：

舉例來說，我們可以考慮對集中在245MHz下的信號進行采樣的WCDMA系統(tǒng)，其帶寬為5 MHz，采樣率為61.44 MSPS。在ADC前端的自動增益控制電路配置成能夠在滿量程為-10 dB(dBFS)下ADC的輸入中保持平均的信號功耗。圖7顯示了三個不同的ADC分辨率的曲線：即8位、10位和12位。在這三個示例中，量化噪聲設定了本底噪聲。對于每種情況，軌跡都顯示出隨著抖動增加而引起的SNR衰減。對于一個12位ADC而言，最大抖動極限正好保持在1皮秒內(nèi)，即使當SNR從72dB降低59dB仍能保持這一標準。

結語

本文討論完成一個高性能、多通道、數(shù)字接收架構時，采用帶通采樣的方式系統(tǒng)設計面臨的若干挑戰(zhàn)。對于ADC而言，這意味著極高的輸入帶寬和采樣率。文中強調(diào)從系統(tǒng)角度來設計，也說是說：在決定ADC的速度和分辨率、以及采樣時鐘要求等這些設計因素時，可以追溯到ADC接口的系統(tǒng)特性來考慮問題。在系統(tǒng)前端選擇合適的低噪聲放大器(LNA)對于整個噪聲指數(shù)都有著重大影響。這又進而決定了在ADC輸入端的噪聲密度。進一步說，低噪聲采樣時鐘將決定系統(tǒng)性能。在所有其它噪聲源的范圍內(nèi)，通過評估抖動而產(chǎn)生的采樣噪聲(例如：熱噪聲和量化噪聲)對于整個SNR的影響可以決定采樣的時鐘性能，從而滿足所需帶內(nèi)SNR的基本需求。

美國國家半導體重點關注模擬信號路徑。美國國家半導體的DCS部門正生產(chǎn)具有極寬輸入帶寬和多重GSPS采樣率的高速ADC，放大器部門提供了極具吸引力的高速度大器，此放大器的特色是采用了美國國家半導體的VIP10處理技術，最后，美國國家半導體接口部的精密計時小組研制了新的高性能計時器件系統(tǒng)，尤其適用于計時數(shù)據(jù)轉(zhuǎn)換器。綜上所述，這樣構建模塊能夠使得通信系統(tǒng)向著更高集成度、更高性能的設計邁進，這些設計有助于全球多媒體系統(tǒng)的成長。