電容誤差平均技術在流水線ＡＤＣ中的應用

摘要：隨著流水線ADC精度的不斷提高，其轉換器性能受到各種電路非線性的嚴重影響。電容失配是引起非線性的一種主要因素。實踐表明，電容誤差平均技術是消除失配誤差的一種有效途徑。介紹幾種重要的電容誤差平均方法的原理和工作方式，并指出各自存在的優缺點。最后對誤差校準技術的發展趨勢進行分析與展望。

關鍵詞：流水線ADC電容誤差平均；電容交換；誤差校準

中圖分類號：TN431

文獻標識碼：B

文章編號：1004—373X(2008)04—015—03

1 引 言

隨著數字信號處理技術在無線通訊等領域的廣泛應用，人們對于模／數轉換器(ADC)速度與精度等方面要求也越來越高。但出于功耗和成本等方面的考慮，器件尺寸和電源電壓的降低使得高速高精度ADC的設計變得越來越具有挑戰性。在各種不同類型的ADC中，流水線結構(pipeline)的ADC很好地協調了面積與速度之間的矛盾。他具有相對低的功耗和芯片尺寸，同時可以實現較高的轉換速率。但是在實現高分辨率的流水線ADC時，由器件失配等因素引起的誤差(如比較器電壓失調引起的閾值偏移，電容失配等)如果不消除，將對ADC的性能產生嚴重的影響。因此，為了減小誤差，使ADC達到更高的有效精度以滿足人們對高精度的現代數據采集系統的需求，許多的片上校準技術被開發出來，這些校準技術雖然各具特點，但總體上可以分為以下2大類：片上模擬校準；片上數字校準。此外，還有一類重要的校準技術——電容誤差平均(CEA)技術。CEA技術之前一直被認為是模擬校準中的一種方式，但2006年數字電容平均技術的提出，使其現有的實現方式中既有模擬校準，又有數字校準。本文就電容誤差平均技術中的各種方法的原理及特點做一簡單的介紹，并由此展望其發展趨勢。

2 流水線ADC的結構

雖然實際的流水線ADC應為全差分結構，但是由于電路的對稱性，本文只對單端進行原理分析(有源誤差平均技術除外)。如圖1所示，整個電路由1個采樣保持電路和N位相同的子級電路構成。其每一個子級的工作原理相同：

顯然可以看出誤差電壓由式(4)和式(5)中的一階變為式(7)中的二階，從而達到電容誤差平均的目的。同有源技術相比，無源技術將電路的規模減小近一半，因此可以達到減小功耗、面積和噪聲方面的目的。但是，由于一個轉換周期需要4個時鐘相，使得模／數轉換速度比未校準時要慢一倍，因此適用于速度要求不高而功耗和分辨率要求較高的場合。值得一提的是，由于PCEA技術在速度方面的性能較低，文獻提出一種改進的PCEA技術，使速度等方面的性能得到了一定的提高。

DCEA技術的校準過程與文獻中的查表校對法類似，從最低位開始到最高位結束。他將CEA技術中模擬域的矛盾成功的轉移到了數字域。并通過有效的數字運算將其解決，使得電路的性能得到提高。

4 總結與展望

本文主要介紹3種不同的電容誤差平均技術在流水線ADC中的應用。其中ACEA是典型的模擬校準技術，需要增加額外的模擬電路以及額外的時鐘來實現；PCEA雖然不用加入額外的模擬電路，但相對于ACEA需要更多的時鐘來處理，因此從本質上來說也屬于模擬域的范疇；而DCEA技術則屬于數字校準方法。從ACEA技術發展到DCEA技術，校準方法也由模擬校準過渡到數字校準，電路性能的提升是顯而易見的。隨著人們對流水線ADC精度與速度要求的不斷提高，其誤差校準技術的研究也是日新月異。由于數字校準相對可以帶來更低的功耗、更小的面積和更大的設計靈活性，因此可以給校準技術的發展提供更為廣闊的空間。總之，隨著新的校準技術的運用以及集成電路工藝的發展，流水線ADC必將沿著低功耗、高速度和高精度的的方向不斷進步。