紅外焦平面陣列非均勻校正算法的ＡＳＩＣ設(shè)計

摘 要：紅外焦平面陣列響應(yīng)率的非均勻性是制約紅外成像質(zhì)量的主要因素。考慮實時處理的需要，基于溫度定標(biāo)兩點校正法，進行ASIC設(shè)計。在闡述芯片結(jié)構(gòu)基礎(chǔ)上介紹各種模式功能。ASIC設(shè)計具有實時性好、體積小、性價比高的優(yōu)點，適用于紅外成像系統(tǒng)進行高速實時處理。最后給出在具有自主知識產(chǎn)權(quán)SoC芯片Garifield4上的算法驗證結(jié)果。

關(guān)鍵詞：紅外焦平面陣列；非均勻性校正；ASIC；兩點法

中圖分類號：TP274 文獻標(biāo)識碼：B 文章編號：1004-373X(2008)02-142-03

Design of IRFPA Nonuniformity Correction Algorithm Using ASIC

DU Honghua，ZHANG Meng，XIAO Peng

(National ASIC System Research Center，Southeast University，Nanjing，210096，China)[HJ1*3][HJ]

[HJ*2]Abstract：The key quality point which effect IR image is nonunifomity of Infrared Focal Plane Array(IRFPA).Here think about the requirement of real-time，to make Application Specific Integrated Circuit(ASIC) based on two-point nonuniform correction algorithm.This article introduces chip′s structure and mode′s functions.ASIC design has advantages of good real-time，small size and high quality with low cost.It is suit for processing image at high speed real-time in IR imaging system.The algorithm has been verified at Garifield4 which is designed by national ASIC system research center of Southeast University.

Keywords：IRFPA;non-uniformity correction;ASIC;two-point method

1 引 言

紅外焦平面陣列(IRFPA)探測元具有敏感度高、探測能力強等優(yōu)點，用他構(gòu)成的成像系統(tǒng)具有結(jié)構(gòu)簡單、可靠性高以及系統(tǒng)工作幀頻較高。IRFPA各陣列元響應(yīng)率的非均勻性，讀出電路自身及讀出電路與探測器偶合的非均勻性和暗電流的非均勻性等因素統(tǒng)稱為IRFPA的非均勻性［1，2］。其極大地影響紅外成像系統(tǒng)的圖像質(zhì)量，成為IRFPA應(yīng)用的瓶頸，所以必須對IRFPA的探測信號進行校正。

根據(jù)獲得非均勻性校正參數(shù)原理的不同，可將非均勻性校正算法分為基于溫度定標(biāo)的方法和基于場景的方法。基于溫度定標(biāo)法采用簡化的數(shù)學(xué)模型，包括兩點法和多點法，其中兩點法是研究較早的一種算法，由于其數(shù)學(xué)模型相對簡單，易于硬件實現(xiàn)，其成為紅外成像系統(tǒng)中應(yīng)用較廣泛的一種校正方法［3］。本文考慮到實時處理的需要，基于溫度定標(biāo)兩點校正法，進行ASIC設(shè)計。

2 溫度定標(biāo)兩點法的基本原理

在前述的影響IRFPA的非均勻性的因數(shù)中，假設(shè)：

(1) 在感興趣的范圍內(nèi)各陣列元的響應(yīng)是線性的；

(2) 各陣列元的響應(yīng)率在時間上穩(wěn)定；

(3) 其他噪聲如暗電流等的影響較小。

基于溫度定標(biāo)兩點校正法的硬件實現(xiàn)通常包括乘加運算單元和校正系數(shù)存儲和讀取單元。結(jié)構(gòu)相對簡單，易于ASIC設(shè)計，是當(dāng)前系統(tǒng)實現(xiàn)的主流算法。

3 基于溫度定標(biāo)兩點法的ASIC設(shè)計

根據(jù)溫度定標(biāo)兩點校正法進行高速乘加運算的特點，需要預(yù)先對校正系數(shù)進行存儲同時保證校正系數(shù)非易失性。而校正系數(shù)讀取速率是整個芯片工作頻率瓶頸，因此采用NORFLASH和SRAM的雙存儲器結(jié)構(gòu)，將校正系數(shù)保存在NORFLASH中，上電復(fù)位處于工作模式時通過內(nèi)部控制單元將NORFLASH中數(shù)據(jù)搬運到SRAM中，由于目前SRAM數(shù)據(jù)存取時間都小于10 ns［7］，可以很好地滿足需求。

3.1 ASIC設(shè)計的結(jié)構(gòu)

本設(shè)計分為數(shù)據(jù)通路、運算執(zhí)行和控制3大模塊，分別完成校正系數(shù)載入及存儲、兩點校正法的乘加運算和數(shù)據(jù)載入、搬運、讀取、輸出處理的控制。結(jié)構(gòu)的框圖如圖2所示。

3.1.1 數(shù)據(jù)通路模塊

數(shù)據(jù)通路模塊由通用串口通訊模塊(UART)、外部存儲器接口(EMI)組成，增益校正系數(shù)和偏移量校正系數(shù)可通過UART，EMI儲存在外部NORFLASH中。

UART模塊用來與PC串口進行通訊，支持RS 232協(xié)議標(biāo)準(zhǔn)非歸零的編碼格式，標(biāo)準(zhǔn)的九針串口。校正系數(shù)可以通過PC的軟件界面進行載入。考慮到電路的專用性及穩(wěn)定性，固定模塊的波特率和每次傳送字符的個數(shù)，分別為57 600 b/s和8個字符。UART模塊主要包括接收模塊和發(fā)送模塊，分別含有16級深度的FIFO用于數(shù)據(jù)緩存。此外還包括中斷產(chǎn)生模塊，當(dāng)數(shù)據(jù)傳輸出錯以及FIFO的空、滿狀態(tài)產(chǎn)生中斷信號通知發(fā)送模塊和接收模塊停止傳送或接收數(shù)據(jù)。

EMI模塊是控制單元對數(shù)據(jù)進行存儲和讀取的接口。本設(shè)計的EMI支持SRAM和NORFLASH的讀寫。考慮到2種存儲器具有基本相同的讀寫時序，且不會同時占用讀寫數(shù)據(jù)通道，故僅用一個SRAM接口接管2片存儲器的讀寫操作。圖3為SRAM的讀寫時序圖。

根據(jù)SRAM讀寫時序的特點，設(shè)計的EMI模塊主狀態(tài)機如圖4所示，分為讀和寫2個狀態(tài)組。以讀狀態(tài)組為例，分為READ-S，READ-CS，READ，READ-HOE，READ-H5個狀態(tài)，分別表示位屏蔽信號DQM有效、DQM和片選信號CS都有效、DQM和CS及輸出使能信號OE都有效(此時執(zhí)行讀的動作)、OE信號無效但DQM和CS有效、OE和CS均無效但DQM有效。由于圖4中的cs-wait，oe-wait，oe-en等時間長度的可配的，也就是說在需要時可以直接由IDLE狀態(tài)跳到READ狀態(tài)。故狀態(tài)圖如圖4所示。

NORFLASH編程(寫入數(shù)據(jù) )通常需要4個周期，包括2個解鎖寫周期、1個編程建立周期和1個寫入數(shù)據(jù)周期。在前3個周期中都需要對特定的地址寫入特定的數(shù)據(jù)，目前各家廠商在地址和數(shù)據(jù)的定義上各不相同。所以在對NORFLASH進行編程操作時采用軟件的方法實現(xiàn)。

3.1.2 運算執(zhí)行模塊 

運算執(zhí)行模塊由1個12位定點乘法器和1個20位加法器組成，采用流水線設(shè)計，可在一個周期內(nèi)完成校正計算，并校正后的數(shù)據(jù)的有效位進行截取。

3.1.3 控制模塊

主控單元給數(shù)據(jù)通路模塊和運算執(zhí)行模塊提供控制信號，由狀態(tài)機實現(xiàn)，具體流程如圖5所示。

為管理系數(shù)載入和校正運算，這里設(shè)置調(diào)試和工作2種模式。當(dāng)芯片上電復(fù)位后，主控模塊自動檢測控制模式，在調(diào)試模式下載入校正系數(shù)，在工作模式下將NORFLASH中12位增益校正系數(shù)和12位偏移校正系數(shù)拼接成24位寫入SRAM的相應(yīng)地址。同時主控單元根據(jù)顯示設(shè)備的要求對校正結(jié)果進行處理。

3.2 實驗結(jié)果及本設(shè)計特點

在具有自主知識產(chǎn)權(quán)的SoC芯片Garfield4上進行算法實驗，其結(jié)果如圖6所示。圖6(a)為校正前圖像，圖6(b)為校正后圖像。測試結(jié)果表明此算法可以滿足設(shè)計要求。

本設(shè)計主要特點如下：

(1) 運算速度快，實時性強。采用雙存儲器結(jié)構(gòu)和內(nèi)部流水線技術(shù)使得在處理320×240象素圖像時達到120 f/s的速率。

(2) 體積小、可靠性高、性價比高。由單個芯片完成校正運算及數(shù)據(jù)處理，具有良好的可靠性，與采用DSP或FPGA實現(xiàn)的方案相比在量產(chǎn)時具有很強的價格優(yōu)勢。

(3) 具有較強的靈活性，支持可編程功能。

4 結(jié) 語

本文提出一種基于溫度定標(biāo)兩點法的ASIC設(shè)計，介紹該設(shè)計的內(nèi)部結(jié)構(gòu)以及所支持的雙存儲器策略，并給出其在自主設(shè)計的SoC芯片Garifield4上算法的實驗結(jié)果。

參 考 文 獻

［1］周慧鑫，程玉寶，劉上乾，等.紅外焦平面陣列器件非均勻性分析[J].光電器件，2003，24(6):406-408.

［2］周慧鑫，王炳健，劉上乾，等.紅外焦平面器件非均勻性校正數(shù)字實現(xiàn)[J].系統(tǒng)工程與電子技術(shù)，2004，26(1):130-132.

［3］孔令彬，易新建.王典洪，等.利用FPGA實現(xiàn)紅外焦平面陣列實時非均勻性校正[J].光電工程，2002，29(6):39-42.

［4］沈曉燕，皮德富，趙琦.紅外焦平面陣列兩點線性校正法的研究[J].光電子技術(shù)，2002，22(3):164-167.

［5］閆文成，沈曉燕，皮德富.FPGA實現(xiàn)紅外焦平面的非均勻性校正[J].光電子技術(shù)，2003，23(2):117-120.

［6］王炳健，劉上乾，程玉寶.基于FPGA的紅外焦平面實時圖像處理系統(tǒng)[J].紅外與激光工程，2006，35(6):655-658.

［7］Ashok K.Sharma.先進半導(dǎo)體存儲器結(jié)構(gòu)、設(shè)計與應(yīng)用[M].曾瑩，譯.北京:電子工業(yè)出版社，2005.

［8］劉會通，馬紅偉.紅外焦平面非均勻性校正若干方案的設(shè)計與分析[J].激光與紅外，2003，33(4):277-279.

［9］劉宇，吳志明，蔣亞東.非制冷紅外探測器非均勻性的校正方法[J].傳感器技術(shù)，2004，23(5):59-62.

［10］Bhasker J.Verilog HDL綜合實用教程[M].孫海平，譯.北京:清華大學(xué)出版社，2004.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。