基于ＦＰＧＡ的掃頻信號源的研究與設計

摘 要：介紹掃頻電路和DD技術的原理，利用FPGA設計一個以DD技術為基礎的掃頻信號源，給出用Verilog語言編程的實現方案和實現電路。并通過采用流水線技術提高了相位累加器的運算速度，通過改進ROM壓縮算法以減小存儲器的容量，完成了對整個系統的優化設計。運用Quartus Ⅱ軟件仿真驗證了程序設計的正確性，最終在硬件電路上實現了該掃頻信號源。

關鍵詞：FPGA；DD；掃頻信號；優化設計

Research and Design of weep Frequency ignal ource Based on FPGA

WANG Quanzhou，PEI Dong，YANG Zhimin，LUO Baolong，LI Junjun

(College of Physics and Electronic Engineering，Northwest Normal University，Lanzhou，730070，China)[J12/3]

Abstract：his paper introduces the principles of frequency sweep circuit and DD technology，presents an implementation of DD technology-based sweep frequency signal source using FPGARealizations of the design and the circuit by Verilog programming language is givenhrough the use of pipelining technology，the phase accumulator performs betterImprovement of the ROM compression algorithm reduces the memory capacity，and completes the optimization of the entire system designBy validating the correct results of the program design through the Quartus Ⅱ software simulation and realizes this sweep signal source in the hardware circuit in the end

Keywords：FPGA;DD;sweep frequency signal source;optimization design[J12/3]

掃頻技術是電子測量中的一種重要技術，廣泛用于調頻放大器、寬頻帶放大器、各種濾波器、鑒相器以及其他有源或無源網絡的頻率特性的測量。掃頻信號源是整個測量系統設計的關鍵環節之一，隨著被測量的頻率和精度要求的不斷提高，由傳統的晶體振蕩器設計的掃頻信號源已不能滿足要求。因此，近年來出現一種直接數字頻率合成技術(DD)，它采用數字電路合成所需波形，具有精度高、產生信號信噪性能好、頻率分辨率高、轉換速度快等優點。本文設計的掃頻信號源是基于DD技術，并在Altera公司的EP2C20上實現邏輯綜合、布局布線、時序仿真及功能驗證。DD電路、掃頻信號的控制及顯示電路均集成在FPGA中實現了片內集成，不僅減小了電路尺寸，而且還增強了抗干擾性，使可靠性得到了進一步的提高。該掃頻信號源克服了傳統掃頻信號源電路復雜、價格昂貴、體積龐大等缺點，具有掃頻和點頻兩種頻率輸出方式及測頻、掃速控制等功能。

1 掃頻技術的原理

將正弦信號加入線性時不變系統，其穩態響應是與輸入信號相同頻率的正弦量，但它的幅值和相位則決定于具體系統的動態特性。為此，就需要分析在正弦信號作用下，一定頻率范圍內系統的輸出量和輸入量的幅值比和相位的變化規律，即系統的頻率特性。 一個系統輸出量與輸入量之比稱為頻率響應函數。即：

其中，頻率響應的模A(ω)=|(ω)|是表征輸出與輸入的幅度之比，稱為系統的幅頻特性。頻率響應的相位φ(ω)=∠(ω)是表征輸出與輸入的相位之差，稱為系統的相頻特性。

為了測量系統的頻率響應，可以對系統采用逐點掃描的方法，也可以采用掃頻的方法。采用掃頻的方法通常需要利用掃頻信號發生器產生一定頻率范圍的掃頻信號，并將這一信號加到被測系統的輸入端。同時，測出該系統對應的掃頻輸出。則測出的輸出信號與對應的輸入信號幅度之比就是系統的幅頻特性。輸出信號與對應的輸入信號的相位之差就是系統的相頻特性。

2 基于DD技術掃頻信號源的設計與實現

21 DD掃頻信號源系統組成原理

掃頻信號源是掃頻儀的重要組成部分，用于產生測試的正弦掃頻信號。其輸出的掃頻信號應是等幅的，掃頻范圍應是可調的，掃頻規律可以是線性掃頻或對數掃頻。本系統以FPGA為平臺，運用DD技術實現掃頻信號源。與傳統的頻率合成器相比，DD是實現電子設備全數字化的一個關鍵技術。DD中主要包括頻率控制寄存器、相位累加器和正弦計算器3部分。其中，頻率控制寄存器用來裝載并寄存用戶輸入的頻率控制字。相位累加器則根據頻率控制字在每個時鐘周期內進行相位累加，得到正弦波的相位值；正弦計算器則計算數字化正弦波的幅度。DD輸出的一般是數字化的正弦波，因此還需經過D/A轉換器和低通濾波器才能得到一個可用的模擬信號。