基于ＵＳＢ總線的車輪踏面擦傷數據傳輸系統設計

摘 要：針對車輪踏面擦傷采集的數據到PC機的傳輸問題，設計一種基于USB總線技術的數據通信系統。該系統利用FPGA實現采集數據流的收發時序，通過USB 2.0接口芯片CY7C68013與主機進行通信。詳細介紹該數據傳輸系統的硬件結構、軟件設計、USB芯片固件設計和工作流程，該數據傳輸系統相對于傳統的PCI數據傳輸系統，具有簡便靈活、支持熱拔插技術，在便攜式車輪踏面擦傷檢測中可以廣泛的運用。

關鍵詞：車輪踏面擦傷檢測；數據傳送；USB 2.0；FPGA

中圖分類號：TP391文獻標識碼：B

文章編號：1004-373X(2008)22-125-03

Design of Data Transmission System for Detection of Wheel Tread Based on USB

ZHENG Qianhong，WANG Li，GAO Xiaorong

(College of Sciences，Southwest Jiaotong University，Chengdu，610031，China)

Abstract：In order to transmit the sampled data of the wheel tread abrade to the PC terminal，the data transmission system based on USB technology is designed in this article.The timing of the sampled data stream is controlled by FPGA which communicates with the PC terminal with the help of USB2.0 interface chip CY7C68013.In this article，the hardware structure of data transmission system，the software design，the working flow and firmware of the USB interface chip are systematically discussed.Compared to the traditional PCI bus transmitting system，this system is designed to support plug and play technology，thus it can be widely used in the portable detection for the wheel tread.

Keywords：wheel tread abrade detection;data transmission;USB 2.0;FPGA

1 引 言

車輪作為機車車輛的重要部件，其車輪踏面故障的測量是鐵路部門一直密切關注的課題，踏面的擦傷影響到機車運行安全性、平穩性和運營經濟性等重要因素。目前，車輪踏面擦傷檢測的數據傳輸大多是基于PCI接口技術的，安裝不夠方便、不支持熱插拔，且價格較貴。本文介紹一種基于FPGA和USB 2.0踏面擦傷數據傳輸系統設計，通過構建FPGA時序控制傳輸模塊來實現Cypress的CY7C68013芯片工作于從屬FIFO模式，并通過USB芯片固件程序讓該數據傳輸系統工作于塊傳輸模式，從而實現采集數據到PC機的高速傳輸。

2 EZ-USB FX2工作原理^［1］

EZ-USB FX2是USB 2.0協議的完全解決方案，兼容USB的4種數據傳送模式: 塊傳輸、中斷傳輸、同步傳輸、控制傳輸。該系列芯片將增強型的8051單片機內核、智能USB接口引擎、USB收發模塊、存儲器及串行口等集成一起，一方面減少了芯片接口時序，通過地址和數據總線訪問片外資源，另一方面能提供I²C總線接口、3組實現數據和地址訪問的I/O接口。計算機與USB設備的數據通訊主要包括2個方面：讀取采樣數據、給USB設備發送控制命令。EZ-USB FX2提供多個端點來實現USB不同的傳輸方式。EZ-USB的串口實現了固件程序的下載。當EZ-USB FX2工作于從屬FIFO模式時，外圍電路可像普通FIFO一樣對FX2中的端點緩沖區數據進行讀寫。

3 硬件設計

3.1 硬件系統結構設計框架

數據傳輸的硬件電路框架如圖1所示，該電路主要包括2個設計部分：FPGA時序控制模塊；EZ-USB-FX2接口模塊。FPGA時序控制模塊主要負責處理從數據采集器采集的踏面擦傷數據的緩存，該模塊包含3個獨立模塊：SDRAM數據存儲模塊、SDRAM讀寫控制器、FIFO控制器。采集的數據進入SDRAM存儲器，在時鐘頻率控制下，SDRAM控制器控制SDRAM存儲模塊的讀寫，把數據傳輸到FIFO控制器側，FIFO控制器接收到此數據后，對其進行緩存處理，并在FIFO時序狀態下，傳輸數據到EZ-USB-FX2接口的從屬FIFO模塊。EZ-USB-FX2的SI收發器通過工作于Slave FIFO的USB模式，對數據進行傳輸，在USB數據枚舉時，USB控制器的工作頻率工作在40 MHz。PC 機端口收到從SI收發器串行傳輸過來的數據。從而完成采集數據的傳輸。

3.2 FPGA Slave FIFO控制器設計

采用FX2 的Slave FIFO模式傳輸數字信號，在這種模式下，FX2內部的增強型8051CPU不會參與數據的傳輸，它只負責對FX2內部寄存器進行配置以及響應相關設備請求和生成相關控制信號。從FPGA中的數字信號直接送到FX2內部端點FIFO中，同時PC機端可以從此FIFO中讀取數據。采用這種方式可以最大限度地提高數據傳輸的吞吐量，這樣可以實現大量數據傳輸的要求。本文設計的是基于同步的Slave FIFO傳輸模式，因此在FPGA側設計了一個同步FIFO寫控制器，采用的同步時鐘為40 MHz。

3.3 SDRAM的數據存儲與控制傳輸

SDRAM模塊在該系統中主要是負責數據存儲。數據的傳輸主要有2種模式：即傳統的輸入/輸出端口模式，DMA傳輸模式。由于Slave FIFO控制器端是工作在40 MHz的頻率下，本文采用在FPGA模塊上進行DMA數據傳輸模式。這種傳輸的優勢在于速度的極大提高，數據直接在CPU與外設設備之間進行。DMA傳輸的主要問題是DMAC控制器的配置，DMAC支持4種傳輸方式：內存到內存、內存到外設、外設到內存、外設到外設。而具體傳輸的數據的大小則是由 DMAC 或者外設來決定。這樣，DMAC 有8種數據流傳輸和控制方式。本文采用的為外設到內存模式，如圖2所示：

在外設到內存傳輸，DMAC 控制傳輸大小，在這種傳輸類型下，若外設傳輸的數據大小始終只會是burst的倍數。本系統選用DMA通道0，寫源地址到DMACCxSrcAddr寄存器，寫目的地址到DMACCxDestAddr寄存器，通過控制信息寄存器DMACCxControl設置burst大小為16個字節類型。SDRAM的FIFO深度為32個字節。

4 軟件設計

USB芯片要能完成與 PC 主機的通信，必須開發內部USB 芯片的固件程序，提供必要的設備描述符信息，響應主機的通信請求，并完成與 FPGA 的數據傳輸。FPGA 控制芯片的程序則完成與 USB 和SDRAM存儲數據的傳輸。主機端，則必須有能夠支持 USB 協議并控制傳輸的 USB 驅動程序。

4.1 USB驅動程序設計

對于USB設備來說，其WDM驅動程序分為USB底層(總線)驅動程序和USB功能(設備)驅動程序。USB內核模式驅動程序的分層體系結構如圖3所示。

USB驅動程序的具體工作過程：當應用程序想對USB設備進行I/O操作時，它需調用Windows API 函數，I/O管理器將此請求構造成一個合適的I/O請求包(IRP)并把它傳遞給USB功能驅動程序。USB功能驅動程序收到這個IRP后，根據IRP中包含的具體操作代碼構造相應USB請求塊(URB)，并把此URB放到一個新的IRP中，然后把它傳遞給USB底層驅動程序。USB底層驅動程序根據IRP中所包含的URB執行相應的操作，并把操作的結果返回給USB功能驅動程序。USB功能驅動程序接收到此返回的IRP后，將操作結果通過IRP返還給I/O管理器，最后I/O管理器將此IRP操作結果傳回給應用程序，至此應用程序對設備的1次I/O操作完成。

4.2 Fx2固件程序設計

圖4^［2］是Fx2固件程序的開發流程，在這一過程中，主要的是初始化實現，中斷使能函數實現，USB事件句柄函數的設置實現。

Cypress公司為CY68013提供了一個開放框架，可以在Keil C51環境下開發，故采用此框架來進行Fx2固件程序設計。該固件程序主要涉及PERIPH.C實例化。該文件負責和周邊器件的互聯。通過該文件的實例化，來實現需求的功能。在該文件中，主要涉及以下幾個函數：

(1) TD_Init函數：負責對USB端點進行初始化設置。本系統中將端點2設置為512個字節，緩存深度為4級，模式設為自動輸入方式。

(2) TD_Poll函數：負責系統中循環任務的處理。負責對各個端點的狀態進行查詢，處理各種OUT或IN端點的交互。

(3) DR_VendorCmnd函數：負責用戶自定義命令的譯碼工作，用戶請求通過端點0傳輸給內核。通過CY7C68013上的SIE，查詢固定地址單元即可獲得當前的命令代碼。

4.3 數據傳輸結果調試分析

由于最后對數據進行處理是在Matlab軟件中進行，所以數據存儲格式要求可以被Matlab識別。踏面檢測的原始數據通過A/D轉化成數字信號，如圖5所示(只采用4路加速度信號)。通過USB傳輸到PC機端的采集數據在Matlab工作區間的顯示如圖6所示，通過對比發現：在數據的吞吐量為3 Mb/s左右的時候，數據的量化階數誤差為10-3，而再通過4路D/A信號轉換，可以精確的實現數據的高速傳輸。

5 結 語

該數據傳輸系統硬件上采用EZ-USB-FX2接口模塊，由于系統易受到外界干擾，所以加強軟硬件濾波和抗干擾等設計十分重要，故可以在FPGA 開發板上進行相應的硬件濾波和抗干擾等模塊設計，這可使系統的準確度進一步提高。

參考文獻

［1］錢峰.EZ-USB Fx2單片機原理、編程及應用［M］.北京:北京航空航天大學出版社，2006.

［2］王成儒.USB 2.0原理與工程開發［M］.長沙:國防工業出版社，2004.

［3］張樹春，劉成安.基于USB總線的FPGA與PC機接口通信的實現［J］.微計算機信息，2005，21(4):202-203.

［4］范雅林.運行車輛輪踏面缺陷的自動檢測［J］.鐵道運營技術，2000(6):114-117.

［5］皮穎，馮其波，膝永平，等.車輪踏面擦傷動態測量系統的動力學分析及計算機仿真［J］.北方交通大學學報，2001(6):73-76.

［6］羅玉平，陳海濤，施業斌.基于FPGA的USB 2.0控制器設計［J］.電子技術應用，2002(12):53-56.

［7］祁欣.檢測車輪表面缺陷超聲波探頭［J］.傳感器技術，1998(6):45-47.

［8］李景泉.劉繼.車輪踏面擦傷自動檢測方法的研究和試驗.同濟大學學報:自然科學版，2003，31(4):473-476.

［9］鄔紫珊.運用客車輪對踏面擦傷故障分析.鐵道車輛，2002(2):43-44.

［10］陳秀玲，周欣.基于USB接口和FPGA控制的數據采集系統的設計.微型電腦應用，2003，19(12):23-26.