自適應數字預失真的ＦＰＧＡ實現

摘 要：數字預失真技術在軟件仿真方面已取得長足進步，但在硬件實現上還存在著很大的不足。利用設計的實驗平臺，在窄帶通信系統中不考慮記憶效應的情況下，提出了一種基于查詢表的能夠有效抑制器件噪聲的自適應數字預失真方案。經FPGA實現該方案后，可以明顯降低噪聲和交調干擾，實驗結果較為理想。

關鍵詞：數字預失真；FPGA；記憶效應；濾波器

Realization of Adaptive Digital Predistortion by FPGA

SU Huiming

(Computer Center，Xi′an International University，Xi′an，710077，China)

Abstract：Digital predistortion technology in the simulation software has made great progress，but in hardware realization there is a great shortage.Based on the narrow communication systems and disregarding memory effects，the paper describes an adaptive digital predistortion method which can restrain the noise effect caused by applications.Realized by FPGA，it can obviously reduce noise and cross-interference，and achieve perfect experimental result.

Keywords：digital predistortion;FPGA;memory effects;filter

數字預失真技術目前已在軟件仿真的基礎上提出了大量的方案，但畢竟從軟件仿真到硬件實現是有很長一段距離的：一方面硬件環境很難完全在仿真中體現，諸如量化噪聲、器件噪聲等；另一方面硬件約束，如資源限制，處理速度等也是軟件仿真中很難考慮完全的。記憶效應和器件噪聲是實際電路中無法消除的兩個負面因素，本文介紹了消除器件噪聲影響進行的一些工作。

1 實驗平臺

圖1是實驗平臺框圖，綠色虛框部分在FPGA(Altera:EP1S25F672C7)內實現，其中，成型濾波器：64倍上采樣的數字升余弦滾降濾波器；R/P和P/R：直角坐標轉極坐標和極坐標轉直角坐標轉換，采用“CORDIC算法”^[1］；ADC和DAC：14位數/模、模/數轉換器。介于耦合回路中時延比較固定，采用固定長度延時器補償，延時器的最大精度為基帶時鐘周期：1/56 μs；對于下變頻器晶振與基帶板晶振之間存在的頻偏，通過載波同步環路^[2］消除。