基于ＣＰＬＤ的ＣＣＤ相機數據存儲的時序設計

摘 要：介紹采用美國SMD公司的4M4CCD相機設計的空間成像系統的組成結構，重點介紹基于CPLD的CCD相機數據存儲的時序設計。在設計中選用復雜可編程邏輯器件CPLD作為硬件設計平臺，采用硬件描述語言VHDL編程實現，產生CCD相機存儲所采集圖像數據的存儲器工作所需要的時序信號，在通過Max+PlusⅡ環境下進行仿真驗證后，設計的時序電路下載到CPLD器件中。經CCD相機系統成像驗證該設計滿足技術要求。

關鍵詞：CCD相機；CPLD；時序電路；VHDL

中圖分類號：TN386.5 文獻標識碼：B 文章編號：1004373X(2008)1818202

Time Sequence Design of CCD Camera′s Data Memory Based on CPLD

CHEN Qi1，LI Luyao2

(1.Xi′an University of Arts and Science，Xi′an，710068，China;

2.Xi′an Institute of Optics and Precision Mechanics，Chinese Academy of Sciences，Xi′an，710068，China)

Abstract：CCD camera is one of the most widely used optic senser，space image system is designed by using 4M4CCD camera of SMD Company，the composition of system is introduced.Especially the time sequence design of CCD camera data memory.In the design，Complex Programmable Logic Device(CPLD) is chosen as the hardware design platform，writing program by adopting hardware describing language VHDL，producing the time sequence signal is provided for data memory ，time sequence generator successfully fulfilled system simulation with MAXplusII software and fitted into EPM7064．The result indicates that the design of time sequence generator can fit the technology demand.

Keywords：CCD camera;CPLD;time sequence circuit;VHDL

CCD即電荷耦合器件，CCD相機是用CCD探測器作為敏感器的光學遙感器^［1，2］。自20世紀70年代以來，空間CCD相機技術得到了飛速發展、并逐漸成熟，其廣泛應用于空間軍事偵察、地球資源探測和測繪等領域，迅猛發展成為當前應用最廣泛的空間光學遙感器之一^［3］。按使用的CCD的類型不同，空間CCD相機可分為線陣推掃式CCD相機、面陣CCD相機和TDICCD相機。

可編程邏輯器件（PLD）是20世紀70年代ASIC設計的基礎上發展起來的一種新型邏輯器件。由于可以把傳統的電路設計通過編程下載到可編程邏輯器件中，這樣在開發調試時，可編程邏輯器件的外圍電路以及電路板都可以保持不動，既縮短了開發周期又降低了設計制造成本，所以可編程邏輯器件越來越得到廣泛應用。

本文介紹采用美國SMD公司的4M4CCD相機設計的空間成像系統的結構和工作原理，并采用CPLD芯片設計提供CCD相機存儲所采集圖像數據的存儲器工作所需要的時序信號。經過成像實驗驗證，該設計滿足技術要求。

1 成像系統結構

采用美國SMD公司的4M4CCD相機設計的空間成像系統，其結構框圖如圖1所示。

相機采用美國SMD公司的4M4CCD相機，它的像元數為：2 048×2 048，像元尺寸為：14 μm×14 μm。它采用單通道輸出數字圖像數據，采用RS 422接口協議，像元讀出速率為20 MHz/s，每個像元的數據為12 b。相機工作時，可通過RS 232串口對工作參數進行初始設置或調整。

時序電路采用Altera公司的EPM7064S產生，4M4CCD相機輸出行同步HSY、場同步VSY和像元時鐘PCLK作為時序電路的輸入信號，產生輸出WR1和WSB信號分別控制鎖存器和緩存器SRAM，產生輸出RDS信號控制電子盤的寫入。同時還產生一組地址用于控制SRAM的讀寫。在對SRAM寫入時它在相機的行、幀同步信號和像元時鐘信號的同步下工作，讀出時它由幀同步信號和讀出時鐘控制。單片機控制數據存儲的開始和結束。

2 CPLD器件介紹

為了產生系統所用的時序，選用A1tera公司MAX7000系列的器件^［4，5］EPM7064S，它是Altera公司的高密度、高性能的CPLD^［6］，提供600~5 000可用門和ISP。引腳到引腳延時為5 ns，計數器的工作頻率可達178.6 MHz。可通過JTAG接口實現在線編程，內置JTAG BST電路，具有集電極開路特性。EPM7064S有64個宏單元和36或68個I/O輸入，其中包括4個專用輸入，它們能用作通用輸入，或作為每個宏單元和I/O引腳的高速的、全局的控制信號，即時鐘（Clock）、清除（Clear）和輸出使能（Output Enable）。

EPM7064S包含64個宏單元。每個宏單元有一個可編程的與陣列和固定的或陣，以及一個具有獨立可編程時鐘使能、清除和置位功能的可配置觸發器。每個宏單元可使用共享擴展乘積項和高速并聯擴展乘積項構成復雜的邏輯函數。

EPM7064S包含1個可編程的保密位，當該保密位被編程時，無法復制器件內的設計信息。

Altera公司提供了Max+Plus Ⅱ軟件，它支持原理圖輸入、VHDL語言輸入等方式，還可以實現功能仿真、定時分析，使電路設計開發更為方便靈活。

EPM7064S器件通過JTAG接口進行在線編程。通過并口下載電纜ByteBlaster對器件進行編程。ByteBlaster下載電纜具有與PC機并口相連的25針插座頭、與PCB板插座相連的10插頭和25針到10針的變換電路。

3 應用EPM7064S實現CCD相機數據存儲的時序設計

采用EPM7064S實現CCD相機數據存儲的時序。CCD相機輸出信號有行同步HSY、場同步VSY和像元時鐘PCLK，輸出數據到一個容量為4 MB的存儲器中。其中HSY，VSY，PCLK信號作為EPM7064S器件的輸入，WSB和WR1信號作為輸出實現把數據寫入4 MB存儲器的功能。

行同步HSY信號分為正程（高電平）和逆程（低電平），其中正程時間為2 052個PCLK時鐘周期，長度為102.6 μs，逆程時間為188個PCLK時鐘周期，長度為9.4 μs；場同步VSY信號正程時間包括37個PCLK時鐘周期和2 080個行同步HSY信號周期，長度為232.961 85 ms；

像元時鐘PCLK信號的頻率為20 MHz；WR1信號控制CCD相機數據寫入鎖存器；WSB信號在寫使能信號的控制下，把CCD相機數據寫入SRAM存儲器。時序圖如圖2所示。

設計中采用1個異步復位12位計數器、1個異步復位4位計數器、2個12位比較器和若干D觸發器來實現時序邏輯功能。采用VHDL語言編程序，利用Max+Plus Ⅱ軟件編譯仿真，通過并口下載電纜ByteBlaster對器件EPM7064S進行編程下載實現時序設計^［7］。部分程序如下：

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

LIBRARY DATAIO；

USE DATAIO.STD_LOGIC_OPS.ALL；

ENTITY asyn_load_cnt IS；

PORT(clk，ce，reset，preset，load:IN STD_LOGIC；

d:IN STD_LOGIC_VECTOR(11 DOWNTO 0)；

q:BUFFER_STD_LOGIC_VECTOR(11 DOWNTO 0)；

END asyn_load_cnt；

ARCHITECTURE behavioral OF asyn_load_cnt IS

SIGNAL next_q: STD_LOGIC_VECTOR(11 DOWNTO 0) ；

BEGIN

next_q<=q+′1′；

PROCESS(clk，reset，preset，load，d)

BEGIN

FOR i IS q′EVENT LOOP

IF(reset=′1′)OR(load=′1′ AND d(i)=′0′)THEN q(i)<=′0′；

ELSIF(preset=′1′)OR(load=′1′ AND d(i)=′1′)THEN q(i)<=′1′；

ELSE(rising_edge(clk))THEN

IF(ce=′1′)THEN q<=next_q(i)；

END IF；

END IF；

END LOOP；

END PROCESS；

END behavioral；

4 仿真結果

然后下載到EPM7064得到產生驅動時鐘信號，結果證明所設計的驅動時序是正確的。

5 結 語

本文在分析空間成像系統的結構的基礎上，采用可編程邏輯器件EPM7064在Max+PlusⅡ環境下設計CCD相機數據存儲的時序電路。并給出仿真波形圖，該設計有效的降低了設計成本和功耗，縮小了電路板的尺寸，經過成像實驗驗證，滿足設計要求。

參 考 文 獻

［1］王慶有．圖像傳感器應用技術［M］．北京：電子工業出版社，2003．

［2］陳世平.空間相機設計與試驗\\.北京：宇航出版社，2003.

［3］劉國媛，李露瑤，張伯珩，等.CDS器件在TDICCD視頻信號處理中的應用\\.光子學報，2000，29(1):8286.

［4］谷林，胡曉東，羅長洲，等.基于CPLD的線陣CCD光積分時間的自適應調節\\.光子學報，2002，31（12）：1 5331 537.

［5］張虎，李自田，汶德勝.一種多CCD系統時序產生方法\\.微計算機應用，2002，23（5）：296298.

［6］宋萬杰，羅豐，吳順軍.CPLD技術及其應用\\.西安:西安電子科技大學出版社，1999.

［7］曾繁泰，陳美金.VHDL 程序設計\\.北京:清華大學出版社，2000.

作者簡介 陳 琦 女，1973年出生，陜西人，碩士。主要從事空間相機的研究工作。在Max+Plus下仿真得到輸出波形如圖3所示。