ＬＳ波段預捕獲鎖相環路的仿真與實現

摘 要：介紹了一種寬帶的雷達快速掃頻頻率合成器方案的設計和實現，該方案采用超低相噪模擬鎖相環芯片，通過預捕獲的方法，并精心調試環路濾波器，實現了快速小步進的跳頻要求。給出了設計過程及測試結果，實驗證明該方案是成功的，主要技術指標為：輸出頻率1~3 GHz，相位噪聲-90 dBc/Hz@1 kHz，雜散-55 dBc，步進間隔可變，跳頻時間≤20 μs。

關鍵詞：雷達快速掃頻源；步進可變；環路濾波器；鎖相環

中圖分類號：TN74 文獻標識碼：B 文章編號：1004373X(2008)1705802

Simulation and Realization of LS-band Pre-capture PLL

ZHANG Wenkun，WEI Chunlin，ZHANG Yuxing

(School of Electronics and Engineering，Univeristy of Electronic Science Technology of China，Chengdu，610054，China)

Abstract：This paper introduces a design and realization of wideband radar frequency sweeping combiner scheme，it uses ultra-low phase noise PLL circuit and pre-capture，loop filter of PLL is debugged，the frequency hopping is realized.The design and result are given，it proves that the scheme is successful.The index is:output frequency is 1~3 GHz，phase noise is -90 dBc/Hz @/kHz，clutter is -55 dBc，frequeny hopping time≤20 μs.

Keywords：radar frequency sweeping source;alterable step；loop filter；PLL

頻率合成器是電子系統的心臟，是決定電子系統性能的關鍵設備，隨著現代軍事、國防及無線通信事業的發展，移動通信、雷達、制導武器、電子測量儀器和電子對抗等電子系統對頻率合成器提出了越來越高的要求。世界各國都非常重視頻率合成器的研究與應用，低相位噪聲、高純頻譜、高速捷變和高輸出頻段的頻率合成器已經成為頻率合成發展的主要趨勢。

1 系統主要指標及方案

需設計系統用于某雷達的發射端，根據雷達系統的要求，掃頻源的跳頻時間需在20 μs以下。

該系統的主要難點是：對跳頻時間的要求比較高，一般的鎖相環路在沒有快鎖功能的前提下，鎖定時間在100 μs左右，若要實現快鎖功能，將鎖定時間控制在10 μs以下甚至ns級，一般的方法是采用“乒乓”結構，這種結構需要兩個環路來實現，一個環路捕獲的同時，另一個環路輸出，輪流工作實現快鎖，然而這樣的方案的成本較高，出于成本的考慮，提出如圖1所示的方案，采用Peregrine公司的超低相位噪聲的PLL芯片PE3336構成單環系統，在VCO的控制電壓輸入端使用加法器對VCO進行控制電壓預置，預置電壓由FPGA控制DA轉換器產生，在每次跳頻期間及時的送入VCO的壓控端。VCO的輸出信號為2~4 GHz，功分兩路，一路經由2分頻器后返回鑒相器與參考頻率做比較，一路進入后續處理模塊，后續模塊通過一系列的開關、分頻最終實現1~3 GHz的寬帶掃頻輸出。所有的控制均由FPGA來完成，由外部提供啟動或停止，掃頻步進改變信號，FPGA控制頻率合成器進行自動掃頻。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文