基于ＤＳＰ Ｂｕｉｌｄｅｒ的ＤＤＳ設計與實現

摘 要：DDS技術應用廣泛，設計和實現DDS的方法有多種，隨著EDA技術和FPGA器件的發展，應用FPGA實現DDS具有靈活性好、價格較低、研制周期短等優點。DSP Builder是Altera公司的系統級DSP開發軟件，應用DSP Builder設計DDS，可根據DDS原理實現模塊化設計，使設計更為直觀和簡化，結合Matlab軟件的設計與調試功能，使系統仿真更為簡便。將設計下載到硬件中運行，測試結果表明，應用DSP Builder設計DDS方案切實可行，輸出波形頻率范圍較寬，波形穩定度和分辨率較高。

關鍵詞：DDS；DSP Builder；Matlab仿真；測試

中圖分類號：TN911 文獻標識碼：B 文章編號：1004373X(2008)1714803

Design and Implementation of DDS Based on DSP Builder

LUO Hanjun1，LIU Mingwei1，LING Yafeng2

(1.College of Physical，Hunan University of Science and Technology，Xiangtan，411201，China；

2.College of Opto-electric Science and Engineering，National University of Defence Technology，Changsha，410073，China)

Abstract：DDS has extensive applications，there are many approaches of designing and implementing DDS，with developments of the EDA technology and FPGA device，it is more easy，flexible and speedy，if using FPGA for DDS′design and implementation.DSP Builder is an Altera Corporation′s system class DSP design software，utilizing it for DDS，it becomes more easy and intuitionistic when simulating the design because of using Matlab.By downloading the design into FPGA for working，testing results indicates:using DSP Builder for DDS design is feasible，output frequency is comparative broad，output wave stabilization and frequency resolution are comparative high.

Keywords：DDS;DSP Builder;Matlab simulation;testing

DDS(Direct Digital Synthesizer，直接數字合成器)是繼直接頻率合成技術和鎖相環式頻率合成技術之后的第三代頻率合成技術，具有易于程控，相位連續，輸出頻率穩定度高，頻率轉換速度快和分辨率高等優點。在現代電子系統及設備的頻率源設計中，DDS廣泛用于接收機本振、信號發生器、儀器、跳頻通信系統、雷達系統等，因此有多家器件公司先后推出了多種DDS專用電路芯片^［1，2］，如AD7008，AD9852，AD9955等，專用DDS芯片由于采用了特定工藝，其固定的控制方式使其在工作方式、頻率控制等方面有時與實際系統的要求差距較大，并不能滿足所有要求。DDS中幾乎所有部件都屬于數字信號處理器件，所有可采用FPGA器件實現，利用FPGA可以較好地設計出符合用戶系統需要的DDS系統，較好地解決了專用DDS靈活性差的問題^［3-7］。本文應用模塊化的設計方法，應用Altera公司的Cyclone器件和DSP Builder軟件，設計出具有較高的頻率分辨率和穩定性，能夠實現頻率及相位快速切換的DDS信號源。在DDS的FPGA設計中，將Matlab仿真與FPGA設計相結合，使FPGA的波形仿真較為直觀，大大縮短了DDS設計和調試時間。

1 DDS原理

DDS結構見圖1，由相位累加器、相位調制器、正弦ROM查找表、D/A構成^［1-7］。相位累加器是整個DDS的核心，它由一個累加器和一個N位相位寄存器組成，每來一個時鐘脈沖，相位寄存器以相位步長M增加，相位寄存器的輸出與相位控制字相加，完成相位累加運算，其結果作為正弦查找表的地址，正弦ROM查找表內部存有一個完整周期正弦波的數字幅度信息，每個查找表地址對應正弦波中0°~360°范圍的一個相位點，查找表把輸入的地址信息映射成正弦波幅度信號，通過D/A輸出，經低通濾波器后，即可得一純凈的正弦波。輸出頻率為fout=M/2N·fc，其中fc是系統時鐘，DDS的最小分辨率為Δfmin=fc/2N，所以只要累加器位數N足夠大，就可得到所需的頻率分辨率。由于DDS的最大輸出頻率受奈奎斯特抽樣定理限制，最高輸出頻率為foutmax=fc/2，在實際應用中一般只達0.4·f。

圖1 DDS原理結構圖

2 利用DSP Builder設計DDS

DSP Builder是Altera公司的一款將MathWorks Matlab和Simulink系統級設計工具的算法開發、仿真和驗證功能與VHDL綜合、仿真和Altera開發工具整合在一起的設計軟件，DSP Builder是Matlab的一個Simulink工具箱，用于圖形化建模仿真，功能非常強大。

根據DDS原理建立圖2的DDS模型，電路模塊全部采用無符號數，頻率字為32 b，相位字為16 b，分別控制輸出正弦波的頻率和相位變化。由AltBus、Parallel Adder Subtractor、Delay構成相位累加器，正弦查找表模塊LUT計算式為：511*sin(［0:2*pi/(2^10):2*pi］)+512。在Simulink中仿真，仿真結果見圖3，可見，DDS在頻率字和相位字的控制下，可以得到標準正弦波輸出^［4，7］。

圖2 DDS系統模型圖3 基本DDS系統仿真波形為便于在FPGA硬件平臺上實現與測試DDS系統，將上述DDS系統模型生成一個子系統DDS_Subsystem，要注意將子系統的“Mask type”設置為“Subsystem AlteraBlockset”，并編寫一個dds_test.vhd程序，將按鍵信號轉化為頻率字，并在數碼管上顯示。利用Altera工具箱中的SubsystemBuilder模塊，生成dds_test模塊，最后可實現硬件測試的DDS完整模型見圖4。

圖4 導入測試模塊的DDS系統模型

3 DDS系統實現與測試

打開Signal Compiler模塊將DDS系統模型文件轉換為QuartusⅡ工程，然后啟動QuartusⅡ工程，建立一頂層圖，建立相關模塊，最終設計見圖5。其中鎖相環PLL提供給DDS系統和片外D/A時鐘，key［7..0］通過按鍵輸入頻率字，seg［7..0］和dig［7..0］控制數碼管顯示當前頻率字，sinout［9..0］為10位波形數據輸出，數據經D/A轉換電路和低通濾波電路變換為模擬正弦信號輸出，D/A使用TI公司的125 MSPS單路10 b器件THS5615A。工程采用Cyclone器件EP1C6Q240C8，整個工程資源使用率僅為6%，有效地降低了FPGA器件的占用面積。將工程下載到芯片中運行，用示波器測量4.8 MHz正弦波見圖6。

圖5 DDS系統頂層圖圖6 實測的4.8 MHz正弦波形實測的正弦波輸出頻率范圍和幅度頻率關系測試見表1，穩定度測試見表2。測量結果表明正弦波的頻率輸出范圍可達1 kHz~15 MHz，步進可達1 Hz，穩定度通過頻率穩定度計算公式|f－f0|f0×100%(式中f為平均頻率，f0為標稱頻率)計算可達10－4水平^［5］。

表1 輸出正弦波頻率、幅度對應關系

頻率幅度頻率幅度頻率幅度2 kHz820 MV150 kHz844 MV6 MHz266 MV5 kHz810 MV200 kHz800 MV9 MHz179 MV10 kHz800 MV500 kHz832 MV10 MHz150 MV20 kHz996 MV1 MHz824 MV12 MHz121 MV50 kHz1.00 V5 MHz314 MV15 MHz96 mV

表2 輸出頻率穩定度測試

標稱頻率實測頻率一次二次三次平均頻率頻率

穩定度480 kHz480.0 kHz480.3 kHz480.1 kHz480.2 kHz0.000 421.2 MHz1.200 MHz1.202 MHz1.196 MHz1.199 3 MHz0.000 582.4 MHz2.407 MHz2.403 MHz2.397 MHz2.402 3 MHz0.000 964.8 MHz4.792 MHz4.801 MHz4.796 MHz4.796 3 MHz0.000 7712 MHz12.00 MHz11.93 MHz11.98 MHz11.97 MHz0.0025

4 結 語

本文介紹了一種利用DSP Builder的DDS實現方案，使用該方案設計思路簡單、靈活實用，可根據需要改變ROM查找表波形數據即可方便地實現任意波形的輸出，只要將此DDS系統稍加修改，即可方便地產生2FSK，2PSK等數字調制信號和掃頻信號^［4，7］，采用具有相對獨立功能的電路模塊或子系統進行DDS設計，使DDS系統的實現在資源占用、時序等方面都得到了優化，同時所需的外圍電路也較為簡單，從測試的結果看，此DDS系統頻譜較寬，分辨率和穩定度較高，具有良好的實用性和性價比。

參 考 文 獻

［1］ 潘炳松，許明，潘錦.DDS芯片AD9852及其應用［J］.電子技術，2002(4):46-48.

［2］曾芳，李勇.基于DDS芯片AD9852的正弦信號發生器及其在通信中的應用［J］.電子測量技術，2007，30(9):150-152.

［3］陳風，波冒燕，李海鴻.基于FPGA的直接數字頻率合成器的設計［J］.微計算機信息，2006(2)：189-190.

［4］賴昭勝，管立新.基于DSP Builder的DDS實現及其應用［J］.微計算機信息，2006(11Z)：186-188.

［5］李金晶，蔡雪君，李杰.基于軟核Nios的寬譜正弦發生器設計.http://www.altera.com.cn/education/univ/local/events/articles/march-01.pdf，2008.2.10.

［6］劉晨，王森章.直接數字頻率合成器的設計及FPGA實現［J］.微電子與計算機，2004，21(5):63-65.

［7］王玉萍，付源.基于DSP Builder的DDS設計與應用［J］.煤炭技術，2006，25(4):26-28.

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文