基于ＡＤ９８５１和ＰＣ機的正弦波信號源的實現
2008-04-12 00:00:00熊衛民吳運新沈華龍
現代電子技術 2008年1期
摘 要：DDS技術是頻率合成中應用較多的技術之一。在對DDS輸出噪聲進行理論分析后選擇了AD9851作為信號源發生芯片。根據芯片特性和信號源人機交互方便、簡單實用并能嵌入到采集系統的原則，采用VB程序建立PC機與AT89S52的串行通信聯系實現了對AD9851的控制，在此基礎上完成了正弦波信號源的制作。把PC機使用的靈活性與單片機成熟的技術聯系起來，在信號源制作上做了一次有意義的嘗試。
關鍵詞：DDS；AD9851；Visual Basic；AT89S52；串行通信
中圖分類號：TP368.1 文獻標識碼：B
文章編號：1004373X(2008)0104404
Realization of Sine Signal Source Based on AD9851 and PC
XIONG Weimin，WU Yunxin，SHEN Hualong
(College of Mechanical Electronical Engineering，Central South University，Changsha，410083，China)
Abstract：Direct Digital Synthesis (DDS) is one of the most used techniques in frequency synthesis.After theoretical analysis of the output noise of DDS.AD9851 is chosen as the main sine signal generator chip.Based on the characteristics of AD9851 and the principle of the convenient human-computer interaction，simplicity，practicality .as well as capable of being embedded into the collection system.Serial communication between PC and AT89S52 is realized by virtue of Visual Basic program.which can successfully control the AD9851，thus the sine signal generator is achieved.It′s a significant attempt to make a signal generator by combing the flexible PC and the mature technology in single chip.
Keywords：DDS;AD9851;Visual Basic;AT89S52;serial communication
1 引 言
隨著現代電子技術的發展，在科研、通信系統、教學試驗以及各種電子測量技術中，常常離不開一個精度高、頻率可變的信號源。目前頻率合成的基本方法主要有3種[1]：直接式頻率合成(DS)，鎖相環頻率合成(PLL)以及直接數字頻率合成(DDS)。由于直接數字合成與其他合成方法相比具有合成頻率信號相位連續、分辨率高、頻率轉換速度快，同時還具有低價和良好的可再制性能，很容易實現線性調頻和其他各種相位、幅度調制，近年得到了迅速的發展。目前國外生產的DDS芯片大多包含相位累加器、正弦波形存儲器以及DAC，在國內使用的DDS芯片多為價格便宜、雜散性能好的CMOS產品，如Qualcomm公司的Q2220，Q2230等，Analog Devices公司的AD7008，AD9850，AD9851等。使用這些芯片關鍵是頻率設定電路的設計，他可以采用單片機形式、可編程器件PLD、常規的數字邏輯電路以及直接由PC機來設定。單片機方式設定是比較成熟的技術，但人機交互不方便，很難嵌入到其他系統之中，PLD產品尚處于未定型階段，常規的數字邏輯電路雖然簡單，但不夠靈活。由PC機來設定比較靈活，而且可以將DDS作為數控系統的一部分，目前國內許多廠家都采用這種方式制作出虛擬儀器成品來，但這需要PCI或ISA總線等多方面的知識，對設計者提出了更高的要求，成本也比較高。如果在制作頻率生成電路時能把PC機的靈活性與單片機成熟的技術聯系起來，同時降低成本，簡化設計，必定是一個有意義的嘗試。
為減少線路連接和節約單片機資源，本設計采用串行方式控制頻率的改變，其技術路線如圖1所示。
2 DDS簡介
直接數字頻率合成(Direct Digital Synthesi，DDS)是在采樣時鐘信號fc的控制下，通過由頻率碼控制的相位累加器輸出相位碼，將存儲于只讀存儲器中的波形量化采樣數據值按一定的規律讀出，經D/A轉換和低通濾波后輸出正弦信號。頻率控制字(FCW)和時鐘頻率fc共同決定DDS輸出信號的頻率fo，他們之間滿足式(1)：
2.1 DDS輸出噪聲分析[1]
由DDS的原理和Nyquist取樣定理可知，要恢復出理想的波形，輸出頻率不能超過05fc。在典型的DDS應用中，DDS后通常接有一個低通濾波器LPF，用他來濾出鏡像頻率。而實際中LPF都有一個過渡帶的問題，所以為了更好地去除鏡像頻率帶來的雜散，一般將DDS的輸出頻率限定在0～04fc內。DDS輸出頻率中雜散信號主要有以下3個來源：
(1) 相位截斷誤差:為了得到很高的頻率分辨率，相位累加器的位數N通常做得很大，如N=32。
(2) 幅度量化誤差:ROM查詢表的輸出位數是一個有效值，這就會產生幅度量化誤差。
(3) DAC的非線性:包括積分、差分以及DAC的非理想動態特性。DAC輸出信號中將產生輸出頻率fo的諧波分量及這些諧波分量的鏡像分量，這會影響DDS輸出頻譜的純度，產生雜散分量。
幅度量化誤差[2]就是ROM存儲能力有限引起的舍位誤差，也可以認為是由DAC分辨率有限引起的誤差。幅度量化誤差在DDS輸出譜上表現為背景噪聲，其幅度遠小于由相位截斷和DAC非線性引起的雜散信號幅度。DAC非線性引起的雜散實際上成為了DDS雜散的主要來源，特別是隨著時鐘頻率的提高，這個問題已經變得越來越明顯。但改善DAC雜散難以從數學上給出理論模型，所以很多研究都是停留在經驗上。描述DDS合成器輸出信號質量的一個重要參數是SFDR(Spurious-free Dynamic Range)即無雜散動態范圍，其定義是：
SFDR=10lg輸出信號的功率指定帶寬內其余信號(雜散或諧波)的最高功率(dBc)
下面只對相位截斷誤差進行分析：
設DDS相位累加器的位數為N，用于ROM查詢表的有效位字長為W，則舍去位數為B=N-W，頻率控制字為K。在時鐘控制下的離散時刻，無相位截斷的理想ROM輸出為：
因此累加器相位截斷誤差是理想信號的正交調幅信號。其中εp(t)的傅里葉級數表達式為：
由以上分析可以看出：
(1) 由累加器相位誤差帶來的DDS雜散的分別和大小K，N，B三個參數有直接的關系。不同的頻率K，只要GCD(K，2B)(GCD表示兩數的最大公約數)相同，這時輸出信號雜散的數量、大小及各雜散相對變化趨勢應該相等;
(2) 相位截斷位越小，最大截斷相位誤差雜波的幅值越小。
DDS相位截斷誤差由DDS系統原理決定，一旦DDS芯片確定，外圍電路不能對該雜波進行有效的改善。他的解決辦法可以是選用大N和大W的器件，然后對頻率控制字K進行精心選擇。
以上分析為設計DDS信號源和選用DDS芯片提供了理論依據。由此我們選用美國AD公司生產的DDS芯片AD9851。他有32 b加器、正弦/余弦查找表、10位D/A轉換器、SFDR大于43 dB及控制電路集成在一個芯片上，具有很高的性能價格比。
2.2 AD9851簡介
AD9851采用CMOS技術生產的高集成度DDS芯片，他的最高輸入時鐘頻率為180 MHz，同時可選擇是否啟用內含的6倍頻乘法器。他具有簡化的控制接口，允許串/并行異步輸入控制字，該器件的工作電源范圍為27～525 V，其掉電方式時的功耗為4 mW@+27 V。AD9851的自由寄生動態范圍(SFDR)大于43 dB(70 MHz輸出)，采用極小的28腳貼片式封裝。其內部結構和引腳功能如圖2所示[3]。
其中：fOUT 為輸出頻率，ΔPhase為輸出頻率的控制字，System Clock為外接晶振頻率。AD9851內部有5個輸入寄存器，儲存來自外部數據總線的32位頻率控制字，5位相位控制字，1位6倍參考時鐘倍乘器使能控制，1位電源休眠功能(power down)控制和1位邏輯0。寄存器接收數據的方式有并行和串行兩種方式。串行方式如圖3(a)所示， W[CD#*2]CLK上升沿把引腳D7上的數據按位串行移入到輸入寄存器，40位輸入結束后，任何W[CD#*2]CLK上升沿到來都會造成數據順序移出并導致原來數據無效，此時FQ[CD#*2]UD端的上升脈沖就可以更新40位數據芯片的輸出頻率和相位。值得注意的是在選擇串行模式之前應該將默認的并行方式通過一定的脈沖時序改變過來，其時序如圖3(b)所示。
3 正弦信號發生器的實現
3.1 硬件連接
AD9851的引腳可直接與多種類型單片機相連，本文選用Atmel公司的單片機AT89S52。圖4為AD9851串行模式下的總體原理圖。考慮成本和設計需求，選用10 MHz溫補晶振作為AD9851的外部參考時鐘，不對相位進行控制。PC機發出的控制數據通過RS 232口經芯片MAX232轉換與單片機串行通信。P10，P11，P12，P13分別接D7，W[CD#*2]CLK，FU[CD#*2]UD和RESET引腳進行控制。AD9851輸出頻譜純凈的正弦信號，輸出經有源低通濾波放大后得到頻率連續可調且符合設計要求的正弦波[4]。如果由引腳VINP進入AD9851內部高速比較器，最后由引腳VOUTP輸出可以得到穩定性好的方波。該方波經過相應的功能處理電路后，即可得到三角波、鋸齒波、斜波、脈沖等信號[5]。
3.2 軟件編程
軟件編程是根據系統需要、人機交互合理、方便以及AD9851的串行控制方式進行的，他分為上位機程序和單片機程序，其具體過程如下：
上位機采用簡單易學、功能強大的VB 60編寫[6]，Visual Basic軟件提供了一個MSComm控件，可以使我們輕易的完成對串口通信的控制。其程序流程和對話框分別如圖5、圖6所示。通過人機界面將參數設定好之后按確定，VB程序將根據輸入數據計算出控制字，通過RS 232串口通信傳給單片機，并等待單片機的返回值予以校核和顯示。如果為掃頻模式，程序將按設定的時間間隔與步長重新計算新的控制字，重復與單片機的通信。
上位機編程的關鍵問題是控制字的計算與傳輸，控制字本身包括兩部分，即頻率控制字(二進制位表示時為32位)和相位控制字(二進制表示時為8位)。而RS 232串口按字節來傳輸的數據，數值不能超過255，顯然控制字難以一次性傳輸。很自然地想到先將控制字按二進制形式計算出各位，然后每8位組成一組計算出相應的十進制值，分5次傳輸，問題得到了很好的解決。
單片機程序采用C語言編寫，主程序及串行加載子程序流程[7]如圖7、圖8所示。單片機復位后對串口通信與AD9851進行初始化，然后采用查詢方式等待上位機傳輸的數據，得到后將數據返回PC機進行校核。之后調用串口控制子函數控制AD9851的頻率輸出，達到設計目的。值得注意的是串口子程序采用移位比較的方式得到各控制字位的實際值。
4 正弦信號發生器的應用
筆者研究的振動時效系統由于試件固有頻率過高，一階頻率達到了18208 Hz，二階為50464 Hz，一般的機械式激振裝置難以達到頻率的要求，故選用電動式激振器激振。信號發生器控制的數字化、自動化以及作為數控系統
的一部分對整個系統具有重要意義。他的基本組成原理如圖9所示。根據功率放大器、激振器的使用條件以及振動時效的特點，信號發生器應該具備：頻率范圍0～2 000 Hz；
按設定參數進行定頻、掃頻；
定時功能；
可以嵌入到振動信號采集系統，實現振動時效的自動化等特點。
將所設計的正弦信號發生器應用到此系統，設定參數后PC機發出通信數據，單片機在接收后控制AD9851產生既定頻率下的正弦信號，驅動激振器激振，延時一段時間待激振器穩定下來，VB程序調用數據采集程序將特定頻率下試件的振動情況記錄下來，經過一定的處理，采集數據可以作為振動時效效果的一種依據，該過程實現了振動時效的自動化。
5 結 語
本文以AD9851為核心，通過PC機與單片機間的串行通信設計了一臺人機交互方便，簡單實用的正弦信號發生器。通過調試，我們得到了所需要的正弦波信號，試驗證明本設計達到了預定要求，與振動時效系統實現了很好的融合。
參 考 文 獻
［1］鄭毅.高精度數字頻率綜合器(DDS)的研究與應用[D].武漢:武漢理工大學，2001.
［2］黃蕾.基于單片機的直接數字頻率合成(DDS)技術的應用研究[D].長沙:湖南大學，2005.
［3］伍剛，張小平.有源低通二階濾波器的設計[J].兵工自動化，2005，24(4):85-88.
［4］郭勇，肖明清，譚靖，等.DDS芯片AD9851及其應用[J].電子技術，2001，28(2):54-56.
［5］范逸之，陳立元.Visual Basic 與RS 232串行通信控制[M].北京:清華大學出版社，2002.
［6］李群芳，張士軍，黃建.單片微型計算機與接口技術[M].2版.北京:電子工業出版社，2005.
作者簡介 熊衛民 男，1981年出生，湖南雙峰縣人，在讀碩士研究生。主要從事機械振動和振動時效方面的研究。
吳運新 男，1963年出生，廣東興寧人，教授，博士研究生導師。主要研究方向為機械結構動力學、機電控制等。
注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”
