４～８ＧＨｚ寬帶頻率合成器的設(shè)計(jì)

摘 要：研究了一種采用ADI公司的ADF4153小數(shù)N分頻PLL頻率合成器芯片來(lái)實(shí)現(xiàn)寬頻帶、小步進(jìn)的頻率合成器的方法。ADF4153可以實(shí)現(xiàn)無(wú)線通信系統(tǒng)接收機(jī)和發(fā)射機(jī)中本地振蕩器，他包括低噪聲的數(shù)字鑒頻鑒相器、電荷泵和可編程分頻器。該頻率合成器頻率范圍4～8 GHz，步進(jìn)1 MHz，且在8 GHz輸出時(shí)，相位噪聲低于-85 dBc/Hz@1 kHz。



關(guān)鍵詞：ADF4153；頻率合成器；小數(shù)分頻；PLL

中圖分類號(hào)：TN41，TP33 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004373X(2008)0106602

Design of 4～8 GHz Wideband Frequency Synthesizer



WANG Lijun，LIU Guanghu

(School of Electronic Engineering，University of Electronic Science Technology of China，Chengdu，610054，China)



Abstract：A method of implementation of frequency synthesizer with wideband and small step is introduced，of which ADF4153 chip of ADI Company，fractional-N frequency synthesizer is adopted.The ADF4153 can implements local oscillators in wireless receivers and transmitters.It consists of a low noise Phase Frequency Detector(PFD)，a charge pump and programmable dividers.The frequency scope of the frequency synthesizer is from 4 to 8 GHz and the step is 1 MHz，and when 8 GHz is put out，phase noise is less than-85dBc/Hz.



Keywords：ADF4153；frequency synthesizer；fractional-N;PLL



頻率合成器是以一個(gè)高精確度和高穩(wěn)定的石英晶體振蕩器為基準(zhǔn)參考頻率，通過(guò)加、減、乘、除四則運(yùn)算，獲得與石英晶體振蕩器同樣精確度和穩(wěn)定度的頻率源。目前，頻率合成器已成為通信設(shè)備、電子對(duì)抗、雷達(dá)、精密測(cè)量?jī)x器的重要部件^[1]。鎖相環(huán)頻率合成器是現(xiàn)今應(yīng)用最為廣泛的一種頻率合成器，他具有輸出頻率范圍大，雜散抑制特性好的特點(diǎn)。

1 鎖相環(huán)頻率合成器的基本原理

鎖相環(huán)是一個(gè)相位的負(fù)反饋控制系統(tǒng)，鎖相環(huán)頻率合成器主要包括：鑒相器(PD)、環(huán)路濾波器(LF)、電壓控制振蕩器(VCO)和可編程N分頻器。系統(tǒng)框圖如圖1所示。

fr為來(lái)自晶體振蕩器的輸入?yún)⒖碱l率；fo為VCO的輸出頻率；fd為VCO的輸出頻率經(jīng)N分頻后所得的頻率：



當(dāng)環(huán)路鎖定時(shí)，鑒相器的兩個(gè)輸入頻率相等:

N為不同值時(shí)，輸出頻率fo也隨之變化，當(dāng)N為整數(shù)時(shí)，輸出頻率fo以fr為增量變化，也即頻率分辨力fr，當(dāng)N為小數(shù)時(shí)，輸出頻率以低于fr的頻率為增量變化，也即頻率分辨力小于fr。所以采用小數(shù)分頻合成器可以在不降低輸入?yún)⒖碱l率的情況下提高頻率分辨力。

2 方案設(shè)計(jì)與分析

頻率合成器的技術(shù)指標(biāo)有：

輸出頻率:4～8 GHz;

頻率間隔:1 MHz;

輸出雜散:-60 dBc;

輸出功率:13 dBm;

輸出相噪:-85 dBc/Hz@1 kHz。

如果采用整數(shù)分頻合成器的方案，則參考鑒相頻率為1 MHz，當(dāng)輸出頻率為8 GHz時(shí)，分頻比N=8 000，相噪惡化20 log N=78 dB，根據(jù)帶內(nèi)相位噪聲計(jì)算公式：

可以計(jì)算得出鎖相環(huán)芯片的歸一化基底噪聲至少要-223 dBc/Hz，才能滿足-85 dBc/Hz@1 kHz的相位噪聲指標(biāo)。所以考慮使用小數(shù)分頻合成器，因?yàn)樗梢栽诓唤档洼斎雲(yún)⒖碱l率的情況下提高頻率分辨力，也即與整數(shù)分頻合成器相比，可以在不改變頻率分辨力的情況下，提高鑒相頻率，這樣可以改善相位噪聲。

本方案選用ADI公司的ADF4153芯片，該芯片的最大鑒相頻率為32 MHz，最大輸出頻率為4 GHz。因?yàn)橐蟮妮敵鲎畲箢l率為8 GHz，所以可以在VCO和N可編程分頻器前加一個(gè)2分頻器，則輸入N可編程分頻器的頻率范圍為2～4 GHz，滿足ADF4153最大輸出頻率為4 GHz的要求。VCO采用Hittite公司的HMC586LC4B。由于4 GHz的二次諧波在4～8 GHz的范圍內(nèi)，所以在輸出部分要分段濾波，可以將4～8 GHz分為4～6 GHz和6～8 GHz這兩個(gè)頻段。

系統(tǒng)方案原理框圖如圖2所示。

對(duì)于ADF4153:

RFout=fPDF×N，N=INT+(FRAC/MOD)

其中：RFout為射頻輸出頻率;

fPDF為鑒相頻率;

N為分頻比。

當(dāng)輸出頻率大于2 GHz時(shí)，INT的最小值為91。要滿足INT的最小值為91的要求，則鑒相器的最大頻率為2 000/9122 MHz，所以鑒相頻率選為20 MHz。MOD=fPDF/fREF，fREF為頻率間隔，因?yàn)樵赩CO和N可編程分頻器之間加了個(gè)2分頻器，所以ADF4153的跳頻間隔為1/2=05 MHz，MOD=20/05=40^[2]。

環(huán)路濾波器的性能決定了鎖相環(huán)的主要性能，他是鎖相環(huán)設(shè)計(jì)的重要部分。本系統(tǒng)的輸出頻率較大，VCO的控制電壓最大時(shí)要求14 V，所以簡(jiǎn)單的無(wú)源濾波器不能滿足要求，本系統(tǒng)采用帶放大功能的無(wú)源三階濾波器，電路圖如圖3所示。



通過(guò)以上算法，可以求出環(huán)路濾波器的元件參數(shù)值^[3，4]。

用ADI公司的ADIsimPLL軟件進(jìn)行仿真優(yōu)化。對(duì)于小數(shù)分頻器，如何減少小數(shù)雜波是一個(gè)重要難題^[5]。由于對(duì)跳頻時(shí)間沒(méi)有要求，可以將環(huán)路帶寬設(shè)計(jì)得小些，以減小雜散電平。參數(shù)設(shè)置如下：環(huán)路帶寬fc=200 kHz，相位裕量φC=45°，電荷泵增益Kφ=5 mA，VCO靈敏度Kvco=286 MHz/V，鑒相頻率fpd=20 MHz，輸出頻率fo=6 GHz(取輸出頻率的中心頻率

輸出頻率為8 GHz時(shí)，相位噪聲為-8795 dBc/Hz@1 kHz，仿真結(jié)果如圖4所示。

3 測(cè)試結(jié)果

本頻率合成器用惠普公司的頻譜分析儀HP8564E測(cè)得輸出頻率為4～8 GHz，頻率步進(jìn)1 MHz，雜散優(yōu)于-60 dBc，輸出功率大于13 dBm，相位噪聲優(yōu)于-85 dBc/Hz@1 kHz，且在低頻點(diǎn)處，相位噪聲能達(dá)到-96 dBc/Hz@1 kHz。

4 結(jié) 語(yǔ)

本文首先闡述了鎖相環(huán)頻率合成器的基本理論，然后對(duì)小數(shù)分頻芯片ADF4153的參數(shù)設(shè)置進(jìn)行了詳細(xì)分析。利用

ADI公司的ADF4153芯片能實(shí)現(xiàn)高頻率輸出、寬頻帶、小步進(jìn)的頻率合成器，能簡(jiǎn)化系統(tǒng)的結(jié)構(gòu)、降低成本。

參 考 文 獻(xiàn)

［1］ 張厥盛，鄭繼禹，萬(wàn)心平.鎖相技術(shù)[M].西安：西安電子科技大學(xué)出版社，1994.

［2］Analog Devices Inc.Fractional-N Frequency Synthesizer ADF4153.Data Sheet[Z].2004.

［3］劉光祜.鎖相跳頻源的極值相位裕量設(shè)計(jì)法[J].電子科技大學(xué)學(xué)報(bào)，2001，30(6):551-554.

［4］趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計(jì)[J].無(wú)線電工程，2006，36(4):39-41.

［5］王福昌，魯昆生.鎖相技術(shù)[M].武漢：華中理工大學(xué)出版社，1996.

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。”