一種帶熱滯回功能的低功耗ＣＭＯＳ過熱保護電路
2008-04-12 00:00:00孫俊岳劉軍蔣國平
現代電子技術 2008年1期
摘 要：采用0.5 μm CMOS工藝，設計了一種具有熱滯回功能的過熱保護電路，并利用Cadence Spectre 仿真工具對電路進行了仿真。結果表明，電路的輸出信號對電源的抑制能力很強，在3.5 V以上的電源電壓工作下，過熱溫度點基本保持不變，正向約為155 ℃，負向約為105 ℃，同時，在27 ℃，5 V電源電壓工作下，電路功耗約為0.25 mW。由于其高穩定和低功耗的特性，可廣泛應用在各種集成電路內部。
關鍵詞：CMOS；過熱保護電路；低功耗；熱滯回
中圖分類號：TN43，TP34 文獻標識碼：B
文章編號：1004373X(2008)0116804
A Low Power consumption CMOS Thermal-shutdown Circuit with Hysteresis
SUN Junyue，LIU Jun，JIANG Guoping
(Dalian University of Technology，Dalian，116023，China)
Abstract：Using 0.5 μm CMOS technology，this paper presents a thermal-shutdown circuit with hysteresis.This circuit is simulated by using the tool of Cadence Spectre.It shows the circuit has an excellent ability of power rejection.Above the 3.5 voltage of power，the temperature of thermal-shutdown is constant.The plus temperature is about 155 ℃ and the minus one is about 105 ℃.Meanwhile，the power consumption is little.It is 0.25 mW under the power of 5 V.Because of the better performances of high stability and low power consumption，this thermal-shutdown circuit can be widely used in many kinds of integrated circuits.
Keywords：CMOS;thermal-shutdown circuit;low power consumption;hysteresis
在集成電路中，由于耗散功率的存在，溫度會升高，容易使得某些管子由于溫度過高而損壞，進而使得整個電路處于癱瘓狀態，所以為了保護芯片在這種情況下不被損壞，往往將過熱保護電路集成在芯片內部。通過對傳統過熱保護電路的分析，設計了一種基于CMOS工藝的帶滯回功能的高穩定低功耗過熱保護電路。
1 兩種典型的過熱保護電路
[BT3]1.1 利用齊納二極管的傳統過熱保護電路
如圖1所示，三極管Q2的基極電壓為：
我們知道，三極管Q1的VBE具有負溫度系數，而齊納二極管DZ的VZ具有正的溫度系數。在常溫下，VB2小于三極管Q2的導通電壓，Q2不導通，輸出電壓VOUT為高電平；當溫度升高時，VZ增加，VBE1減小，使VB2增加，當溫度升到一定值時，Q2導通，使輸出VOUT翻轉，變為低電平。
在雙極性工藝中，VBE和VZ的溫度性能是可靠的，該電路性能是比較高的，但在穩定電壓大于7 V時齊納二極管才具有正的溫度系數[1]，在CMOS工藝中很難產生這么高的電壓。更重要的是該過熱保護電路功耗很大，偏離了低功耗的發展趨勢。
[BT3]1.2 利用PTAT電流源的過熱保護電路
圖2為該類型OTP的示意圖，電流源IPTAT對溫度很敏感，能表征溫度變化，和絕對溫度成比例[2]，令：
調整參數就可以使base點的電壓成為不隨溫度和電源電壓變化的基準電壓。由式(2)，式(3)得PTAT點和Vbase點的電壓分別為：
所以在某個溫度點上，VPTAT與Vbase相等，此溫度點為過熱溫度點。由于其較為優越的性能表現，這種類型的OTP應用比較廣泛。
2 CMOS過熱保護電路的設計
本文設計的過熱保護電路是基于N阱CMOS工藝的，其結構功能框圖如圖3所示。
過熱保護電路利用了帶隙基準源電路為后偏置電路和溫度判決電路中的電阻網絡提供精確的基準電壓，而溫度判決電路是以比較器作為核心電路，他由后偏置電路得到恒定的偏置電流，以提高整個OTP性能，同時，通過邏輯電路改變比較器輸入的比較電壓值，來實現OTP的滯回功能，防止其在過熱點附近產生熱振蕩。
2.1 前偏置電路
如圖4所示，起始工作時Vdd由低電平跳變到高電平，有源負載M4導通，因此M9的柵極電壓也從低電平跳變到高電平，M9導通，其漏端變為低電平。此時，M11的柵極也被拉到低電平，M11導通，M11和M13所在支路有電流留過。這樣，M14的柵極電壓也升高，使得M12M14所在支路導通，然后M7鏡像M12的電流使M7M8所在支路導通，從而開啟M6，將M9的柵極電位拉低，使M9截止，啟動過程結束。
2.2 帶隙基準源電路
帶隙基準源是利用PN結二極管產生的正向電壓VBE的負溫度系數和不同電流密度偏置下兩個雙極晶體管基極-發射極電壓差產生的正溫度系數特性，兩者相加可以獲得低溫度系數的基準電壓源。
電路如圖5所示，運算放大器采用兩級放大，第一級是差分輸入級，第二級是CMOS共源放大器。晶體管Q2是由n個并列的晶體管單元組成，而Q1是一個晶體管單元。
現將Q1和Q2的集電極分別接到運算放大器的差分輸入級的兩端，那么VBE1=RI+VBE2，即：
調整n，VO2就可以與溫度基本無關，從而得到約為1.25 V的基準電壓Vref。
2.3 BIAS電路
BIAS電路結構如圖6所示，運算放大器仍然采用普通的兩級運放，形成一個單位增益輸出緩沖級，從而產生更高的小信號增益輸出阻抗，得到更加穩定的偏置電流，為后面的比較器提供更加精確的偏置。
2.4 溫度判決及比較器電路
溫度判決電路中的比較器如圖7所示，第一級是差分輸入級將雙端變單端輸出，第二級為CMOS共源放大器，然后接兩組CMOS反相器。由于CMOS反相器作為輸出級，所以能達到滿幅度輸。
該部分要注意控制放大器的MOS管在靜態條件下處于飽和區，以及CMOS反相器工作在高增益區。由于工作在開環條件下，因此并未考慮放大器閉環穩定工作的頻率補償問題。
圖8是帶熱滯回功能的溫度判決電路圖，是過熱保護電路的核心部分。本設計中當結溫上升到155 ℃時，輸出信號Otpout由低電平變為高電平;結溫下降到105 ℃左右時，輸出信號Otpout才由高電平變為低電平。這就實現了熱滯回功能，從而防止電路在關斷溫度附近產生熱振蕩。以下介紹幾個組成部分：
(2) 負溫電壓產生電路。雙極型晶體管的VBE隨溫度升高而降低，降幅約為-1.7 mV/℃。將兩個PNP晶體管串聯后接到比較器的反向輸入端，當溫度升高到關斷溫度時，加在BE結上的電壓使比較器翻轉，同理，當溫度降低到開啟溫度時，再次翻轉比較器。
(3) 輸出電路。比較器輸出compout經兩個倒相器后，得到過熱保護信號，將之作為控制信號，來控制芯片的關斷和開啟。
(4) 邏輯控制電路。由N管M43和P管M45組成傳輸門K1；N管M44和P管M46組成傳輸門K2。幾個輸出電壓和K1，K2以及比較器正端參考電壓的邏輯關系見表1。 [HJ1][HJ]
其中JC是集電極電流密度，VGO是禁帶寬度[3]。將上式對溫度微分，則可得到V
關斷溫度和開啟溫度分別為155 ℃和105 ℃，通過式子，可以大致估算出對應的Vcomp-分別大約為0.85 V和1.05 V。令Vcomp+=Vcomp-，就可以得到大致的正參考電壓值，從而確定電阻網絡上各電阻的值。
3 仿真結果及分析
對上述OTP采用0.5 μm N阱CMOS工藝模型，使用Cadence Spectre 仿真工具進行了仿真。
(1) 啟動過程和前偏置仿真
對啟動電路進行瞬時仿真，從圖9可以看出，電路能正常啟動，并為后級電路提供約1.902 μA的偏置電流。
(2) 能帶隙基準源仿真
從圖10可以看出當電源電壓高于2.8 V時，基準電壓基本穩定在1.255 V，受電源電壓的影響很小。
如圖11所示，在0~70 ℃范圍內，溫度系數為14.5 ppm/℃，電壓基本穩定在1.255 V，可見基準電壓受溫度的影響非常小。
(3) 過熱保護信號仿真
從圖12看出，該OTP的正向的過熱溫度點約為155 ℃，負向的約為105 ℃，性能良好。[JP]
圖13是當電源電壓在3~7 V變化時，電路的工作情況，從圖中可以看出，大約在3.5 V以上過熱溫度點都重合在一起約為155 ℃，但是在3.5 V之前，過熱溫度點卻變化很大，是由于在低電壓工作的情況下某些管子工作在不恰當的區域所致。由此可以看出電路可以工作在較寬范圍的電源電壓工作下，電路的穩定性很高。
(4) 功耗分析
圖14給出了室溫下，電路的整體工作電流隨電源電壓的變化情況，從圖中可知在5 V電源電壓工作下，供電電流約為50 μA，則功耗為0.25 mW。
4 結 語
從仿真結果可以看出，本文設計的過熱保護電路對電源的抑制能力很好，其熱滯回功能有效地防止了熱振蕩，并且該電路功耗也非常小，可以應用到很多芯片內部。
參 考 文 獻
［1］童詩白，華成英.模擬電子技術基礎[M].北京:高等教育出版社，2001.
［2］Nagel M H，Fonderie M J，Meijer G C M.Integrated 1 V Thermal Shutdown Circuit[J].IEEE Electronics Letters，1992，10(7):969-970.
［3］Behzad Razavi，Design of Analog CMOS Integrated [M].西安:西安交通大學出版社，2003.
注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”
