基于ＦＰＧＡ的高階ＱＡＭ調制器的實現

摘 要：針對全數字正交幅度(QAM)調制技術在數字微波通信系統中的應用，以64QAM為例提出了一種全數字實現的調制系統結構方案，基于QuartusⅡ及Matlab軟件開發平臺，用原理圖和Verilog HDL語言相結合的方法實現了高階QAM調制器的各個模塊的FPGA設計。由于256QAM與64QAM具有相同的矩形星座圖，通過修改Verilog HDL程序可以適應256制式的QAM調制。



關鍵詞：MQAM；成形濾波；DDS；調制；FPGA

中圖分類號：TN925.32 文獻標識碼：B

文章編號：1004-373X(2008)09-013-03

Implementation of High Order QAM Modulator Based on FPGA



LIU Jie，LI He

(Guilin University of Electronic Technology，Guilin，541004，China)



Abstract：Aming at the application of QAM modulation technique in the digital wave communication system，this paper introduces the structure scheme of MQAM system which takes 64QAM for example.The design is simulated in QuartusII and Matlab software development platform.The FPGA design of each module of 64QAM and its modulate system is carried out with the method of schematic-based design and Verilog HDL-based design .Because the 256 QAM and 64 QAM has the same rectangle constellation.So this design can adapt to 256QAM modulation through revising the Verilog HDL program.



Keywords：MQAM;shaping filter;DDS;modulate;FPGA

1 引 言

多電平正交幅度調制MQAM (Multilevel Quadrature Amplitude Modulation)是一種振幅和相位相結合的高階調制方式，具有較高的頻帶利用率和較好的功率利用率。因為單獨使用振幅和相位攜帶信息時，不能最充分利用信號平面，這可由調制信號星座圖中信號矢量端點的分布直觀觀察到。多進制振幅鍵控(MASK) 調制時，矢量端點在一條軸上分布； 多進制相位鍵控(MPSK)調制時，矢量點在一個圓上分布。隨著進制數M的增大，這些矢量端點之間的最小距離也隨之減少。而MQAM采用振幅和相位聯合鍵控調制，他能充分利用整個信號平面，將矢量端點重新合理地分布，在不減小最小距離的情況下，增加信號的端點數；在相同信號端點數的情況下，矢量端點之間的最小距離增加。因此，MQAM是一種高效的調制方式，被廣泛應用于中、大容量數字微波通信系統、有線電視網絡高數據傳輸、衛星通信等領域。本文首先介紹了MQAM調制解調的基本原理，然后以64QAM為例，介紹了一種全數字實現的調制系統結構方案，并給出了解調器的具體FPGA實現方法及關鍵技術。

2 MQAM調制原理

所謂正交振幅調制，就是用兩個獨立的基帶波形對兩個相互正交的同頻載波進行抑制載波的雙邊帶調制，利用這種已調信號在同一帶寬內頻譜的正交性來實現兩路并行的數字信息傳輸。MQAM信號的一般表達式為:



y(t)=Amcos ω0t+Bmsin ω0t， 0

(1)



式(1)由兩個相互正交的載波構成，每個載波被一組離散的振幅{Am}，{Bm}所調制，故稱這種調制方式為正交振幅調制。式中T為碼元寬度，m=1，2，…，L，L為Am和Bm的電平數。MQAM中Am和Bm振幅可以表示成：



Am=dmABm=emA

(2)



式中：A是固定的振幅，dm，em由輸入數據確定，dm，em決定了已調MQAM信號在信號空間中的坐標點。在調制過程中，載波的振幅與相位都發生了變化，因此，已調信號矢量星座圖中每一個坐標點代表了一種編碼組合，同時也代表了正交信號矢量合成后的不同的相位及電平，第i個信號可用數學描述為：



Si=Aicos(ω0t+φi) i=1，2，…，M

(3)



因此每一個坐標點也由Ai和φi惟一確定。

3 64QAM調制器系統設計

圖1給出了全數字實現的64QAM調制器的電路原理結構。除D/A變換外，每個功能模塊都用FPGA實現。擾碼、串并轉換和差分編碼采用原理圖的方法進行設計，電平轉換及星座圖映射采用查表法(LUT)進行設計。本設計的難點為成形濾波器和基于DDS的正交調制器實現，下面重點描述成形濾波器和基于DDS的正交調制器的實現方法。

圖1 數字64QAM調制器組成框圖

3.1 成形濾波器的設計

為了讓信號在帶限的信道中傳輸，提高頻譜利用率，通常在發送端把信號經過成形濾波器進行帶限，由此就會引入碼間干擾。為有效地減少碼間干擾，按照最佳接收理論，收發基帶濾波器應共軛匹配，設計時收發基帶濾波器采用均方根升余弦滾降濾波器即能滿足要求。

在實際電路設計中采用具有線性相位的FIR濾波器來實現均方根升余弦滾降特性的成形濾波器。一個N階FIR濾波器的差分方程表達式為：



y(n)=∑N－1k=0h(k)x(n－k)

(4)



線性相位的FIR濾波器的系數是偶對稱或奇對稱的，利用系數的對稱性可減少乘法器的數量，本系統采用N為偶數且系數偶對稱的線性相位的FIR濾波器。濾波器系數是一個固定的值，根據均方根升余弦的沖擊響應特性，利用Matlab軟件可直接生成FIR數字濾波器系數h k(k=0，1，…，N-1)。所以濾波器的乘法都是固定系數的乘法。

本設計采用分布式算法(DA)原理，利用FPGA查找表代替乘法器來實現FIR濾波器，其基本思想如下：

假設輸入信號數據位為B位，則濾波器在n時刻的第k個輸入為：



xk(n)=∑B－1b=0xkb2b



其中，xkb∈［0，1］，若濾波器的階數為N，抽頭系數為hk(k=0，1，…，N-1)，則輸出信號為：



y(n)=∑N－1k=0hkxk(n)=∑N－1k=0hk∑B－1b=0xkb2b 

=∑B－1b=0［∑N－1k=0hkxkb］2b=∑B－1b=0sumb#8226;2b

(5)



從式(5)可以看出，FIR濾波器中乘加單元的運算是算法核心。如果建立一個查找表(Look Up Table，LUT)，表中數據由所有固定系數(h0，h1，…，hN-1)的所有加的組合構成(和用sumb表示，b∈［0，B- 1］)，那么，用N位輸入數據構成的N位地址去尋址LUT，如果N位都為1，則LUT的輸出是N位系數的和，如果N位中有0，則其對應的系數將從和中去掉。這樣乘加運算就變成了查表操作。整數乘以2b可以通過左移b位實現。

對于本系統，碼元速率為2592 Mbaud，滾降系數選取為05，抽頭個數取N=16，抽頭系數精度取10 b，輸入數據為4 b，輸出精度取9 b。仿真結果如圖2所示。

圖2 仿真結果

從圖2可以看出：碼元速率為2592 Mbaud的基帶信號經成形濾波后，頻譜被限制在20 MHz范圍內。

3.2 正交調制器的設計

經成形濾波后的兩路基帶信號分別對DDS(Direct Digital Synthesizer)產生的兩路正交的載波進行調制，然后進行矢量相加形成調制信號輸出。DDS的FPGA實現框圖如圖3所示。

圖3 DDS的實現框圖

DDS的基本原理是利用采樣定理，利用查找表法產生波形。相位累加器是DDS系統的核心部分，每來一個時鐘脈沖，累加器將頻率控制字M與相位寄存器輸出的累加相位數據相加，把相加后的結果送至相位寄存器的數據輸入端；相位寄存器將累加器在上一個時鐘作用后所產生的新相位數據反饋到累加器的輸入端，以使累加器在下一個時鐘的作用下繼續與頻率控制數據相加。這樣，相位累加器在參考時鐘的作用下，進行線性相位累加，當累加器累加滿量時就會產生一次溢出，完成一個周期性的動作，這個周期就是DDS合成信號的一個頻率周期，累加器的溢出頻率就是DDS 輸出的信號頻率。

用相位累加器輸出的數據作為波形存儲器(ROM)的相位取樣地址，這樣就可以把存儲在波形存儲器內的波形抽樣值經查找表查出，完成相位到幅值轉換。ROM設計的關鍵問題是進行初始化，就是將正弦波的二進制幅度碼按一定的格式輸入到存儲器初始化(.mif)文件，此文件可以C語言或者Matlab語言程序生成。 

DDS系統輸出信號的頻率為f0=fclk×M/2N，頻率分辨率為Δf=fclk/2N，當M=2N-1時，DDS最高的基波合成頻率為f0max=fclk/2。對于本系統，時鐘頻率fclk=155520 MHz，N取12。仿真結果如圖4所示。

由于兩個正交本振的形成是通過Matlab運算得到的查找表，所以由DDS得到的載頻不存在幅度差異，理論上

其正交性也完全可以得到保證，但由于存儲精度的影響，存在量化誤差。

圖4 DDS輸出波形圖

4 系統設計與仿真

根據以上各模塊單元的設計，構成64QAM調制器的頂層文件如圖5所示。運用QuartusⅡ及Matlab軟件實現64QAM調制器仿真，仿真結果如圖6所示。

圖5 64QAM調制器的頂層模塊圖

圖6 64QAM調制波形圖

5 結 語

本文介紹了用FPGA實現全數字高階QAM調制器的思想和方法，采用原理圖和Verilog語言，用可編程芯片StratixⅡ系列中的EP2S30F484C3實現了整個設計，結果表明符合設計要求。為進一步的研究和設計全數字高階QAM系統打下了良好的基礎。

參 考 文 獻

［1］于風云，張平.QAM調制與解調的全數字實現［J］.現代電子技術，2005，28(3):53-55.



［2］Webb W T，Hanzo L.Modern Quadrature Amplitude Modulation Principles and Application for Fixed and Wireless Communications［M］.Psscataway，NJ:IEEE Press，1994.



［3］傅海陽.SDH數字微波傳輸系統［M］.北京:人民郵電出版社，1998.



［4］潘松，黃繼業.EDA技術實用教程\\[M\\].北京:科學出版社，2002.



［5］Vesma Jussi，Saramaki Tapio.Interpolation Filters with Arbitrary Frequency Response for All-digital Receivers［J］，IEEE，1996:568-571.



［6］王旭東，潘廣楨.Matlab及其在FPGA中的應用［M］.北京:國防工業出版社，2006.



［7］褚振勇，翁木云.FPGA設計及應用［M］.西安:西安電子科技大學出版社，2002.

作者簡介 劉 潔 女，1982年出生，桂林電子科技大學碩士研究生。研究方向為移動通信與個人通信。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。