[摘要]文中介紹了VHDL的主要特點(diǎn),分析了妨礙學(xué)生實(shí)驗(yàn)興趣發(fā)展的原因,闡述了如何培養(yǎng)學(xué)生的實(shí)驗(yàn)興趣,提出了一些VHDL實(shí)驗(yàn)課的改革設(shè)想,給出了以VHDL為中心的實(shí)驗(yàn)教學(xué)培養(yǎng)大學(xué)生實(shí)踐能力的方法。
[關(guān)鍵詞]VHDL語(yǔ)言 實(shí)驗(yàn)興趣 CPLD/FPGA
隨著電子技術(shù)的飛速發(fā)展,越來(lái)越多的高速處理電路采用CPLD/FPGA來(lái)設(shè)計(jì)。由于其高速度、高可靠性、高集成度等優(yōu)點(diǎn)已經(jīng)被廣泛應(yīng)用在工業(yè)自動(dòng)化控制,智能儀器儀表,數(shù)據(jù)采集、通訊、數(shù)字圖象處理等領(lǐng)域,已成為現(xiàn)代工業(yè)領(lǐng)域中不可缺少的重要角色,所以學(xué)習(xí)硬件描述語(yǔ)言程序設(shè)計(jì)已成為電子信息類學(xué)生必選課之一。
在VHDL學(xué)習(xí)中,理論與實(shí)踐是緊密聯(lián)系,相輔相成的,用理論來(lái)指導(dǎo)實(shí)踐,用實(shí)踐來(lái)加強(qiáng)理論。在教學(xué)中,實(shí)驗(yàn)課占據(jù)很大的比例是非常重要的,因此在實(shí)驗(yàn)教學(xué)中如何激發(fā)學(xué)生的實(shí)驗(yàn)興趣,將實(shí)驗(yàn)教學(xué)過(guò)程設(shè)計(jì)成為一個(gè)愉快的學(xué)習(xí)過(guò)程,發(fā)展學(xué)生動(dòng)手能力,培養(yǎng)學(xué)生學(xué)習(xí)興趣,值得我們深入研究。
一、VHDL語(yǔ)言的主要特點(diǎn)
VHDL語(yǔ)言最早由美國(guó)國(guó)防部提出的。用VHDL語(yǔ)言進(jìn)行數(shù)字邏輯電路和數(shù)字系統(tǒng)的設(shè)計(jì),是電子電路設(shè)計(jì)方法上的一次革命性變革。與傳統(tǒng)設(shè)計(jì)方法相比,VHDL描述電路行為的算法有很多優(yōu)點(diǎn):(1)設(shè)計(jì)層次較高、用于較復(fù)雜的計(jì)算時(shí),能盡早發(fā)現(xiàn)存在的問(wèn)題,縮短設(shè)計(jì)周期。;(2)獨(dú)立實(shí)現(xiàn),修改方便,系統(tǒng)硬件描述能力強(qiáng);(3)可讀性好,有利于交流,適合于文檔保存;(4) VHDL語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、移植性強(qiáng);(5) VHDL類型眾多而且支持用戶自定義類型,支持自頂而下的設(shè)計(jì)方法和多種電路的設(shè)計(jì)。
VHDL代碼與一般計(jì)算機(jī)程序代碼的異同:計(jì)算機(jī)程序是按CPU的時(shí)鐘節(jié)拍順序工作的,而VHDL是硬件描述語(yǔ)言的簡(jiǎn)稱,它與計(jì)算機(jī)程序代碼有本質(zhì)的區(qū)別,它是硬件的描述,而硬件是并行工作的,不過(guò)VHDL語(yǔ)言也借鑒了計(jì)算機(jī)程序語(yǔ)言的部分功能。
二、妨礙學(xué)生實(shí)驗(yàn)興趣發(fā)展的原因分析
1.實(shí)驗(yàn)課的內(nèi)容與形式不能很好地調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性。學(xué)生最感興趣的是那些有所了解卻又非完全已知、能夠引起思考的東西,而教材中的實(shí)驗(yàn)大多具有已知程序、已知實(shí)驗(yàn)結(jié)果的特點(diǎn),實(shí)驗(yàn)時(shí)只需查找代碼后輸入即可,很容易流于重復(fù)與枯燥。
2.實(shí)驗(yàn)課與考試內(nèi)容脫節(jié)。由于實(shí)驗(yàn)課的內(nèi)容在考試時(shí)很難體現(xiàn)或是體現(xiàn)很少,因此,學(xué)生將大部分精力與時(shí)間用于理論課學(xué)習(xí)。上實(shí)驗(yàn)時(shí),心中無(wú)數(shù),只求機(jī)械地模仿教師的操作過(guò)程以完成實(shí)驗(yàn),很少考慮實(shí)驗(yàn)原理、實(shí)驗(yàn)中出現(xiàn)的各種問(wèn)題等,不能主動(dòng)地學(xué)習(xí)和思考。長(zhǎng)此以往,實(shí)驗(yàn)也就失去了培養(yǎng)學(xué)生動(dòng)手能力的意義。
3.教師的教育、教學(xué)思想和策略不當(dāng)。不少學(xué)生在做實(shí)驗(yàn)時(shí)小心翼翼、縮手縮腳,不敢大膽實(shí)驗(yàn),害怕自己一不小心把實(shí)驗(yàn)儀器給弄壞了,所以在實(shí)驗(yàn)時(shí)采取避而遠(yuǎn)之的態(tài)度,在實(shí)驗(yàn)課上不能全身心地投入學(xué)習(xí),抱著不求有功,但求無(wú)過(guò)的態(tài)度。教師在實(shí)驗(yàn)中應(yīng)以身示范,鼓勵(lì)學(xué)生按照實(shí)驗(yàn)規(guī)則做實(shí)驗(yàn),不要擔(dān)心損壞實(shí)驗(yàn)儀器,使學(xué)生放下思想包袱。培養(yǎng)學(xué)生的自信心和勇于探索的精神。
三、如何激發(fā)學(xué)生的實(shí)驗(yàn)學(xué)習(xí)興趣
興趣是激發(fā)學(xué)生深入探索的動(dòng)力源泉,因此培養(yǎng)學(xué)生的學(xué)習(xí)興趣是我們實(shí)驗(yàn)教學(xué)之中的重中之重,CPLD/FPGA實(shí)驗(yàn)不僅能看到實(shí)驗(yàn)現(xiàn)象及結(jié)果,而且能與實(shí)際生活相聯(lián)系。
1.發(fā)揮教師的引導(dǎo)作用。在CPLD/FPGA實(shí)驗(yàn)教學(xué)中,要著重引導(dǎo)學(xué)生有目標(biāo)、有重點(diǎn)地進(jìn)行訓(xùn)練,既重視硬件描述能力的培養(yǎng),又注意養(yǎng)成科學(xué)思維方法。在實(shí)驗(yàn)教學(xué)中,教師要積極引導(dǎo),使學(xué)生從內(nèi)心體驗(yàn)到他們親自動(dòng)手實(shí)踐而帶來(lái)的喜悅和成就感。有意識(shí)、有目的地激發(fā)和培養(yǎng)學(xué)生持久的認(rèn)知興趣,使之不僅成為上好實(shí)驗(yàn)課的動(dòng)力,也能成為促進(jìn)學(xué)生心理品質(zhì)良好發(fā)展的重要因素。
2.對(duì)學(xué)生采取分層教學(xué)及個(gè)性化教學(xué)的方式。由于在實(shí)驗(yàn)過(guò)程中因?qū)W生的素質(zhì)和接受能力的不同,如果采用相同的題目會(huì)造成有的學(xué)生來(lái)不及做而有的學(xué)生無(wú)事可做的情況,因此除做好規(guī)定實(shí)驗(yàn)外,還可對(duì)部分學(xué)生增加探索性實(shí)驗(yàn),綜合性設(shè)計(jì)實(shí)驗(yàn)等,以多種方式來(lái)培養(yǎng)學(xué)生的實(shí)驗(yàn)興趣。
3.注重培養(yǎng)學(xué)生的思維能力及嚴(yán)謹(jǐn)?shù)膶?shí)驗(yàn)態(tài)度。由于CPLD/FPGA的靈活性較強(qiáng),可以根據(jù)實(shí)際條件設(shè)立一些無(wú)現(xiàn)成教材,學(xué)生可自由發(fā)揮的實(shí)驗(yàn)題目,這樣可以培養(yǎng)學(xué)生以科學(xué)的思維方式來(lái)觀察和獨(dú)立地分析實(shí)驗(yàn)中出現(xiàn)的問(wèn)題,既有利于激發(fā)學(xué)生的學(xué)習(xí)興趣又有利于加深對(duì)理論的理解。同時(shí),在CPLD/FPGA實(shí)驗(yàn)中會(huì)由于諸多原因(如源代碼錯(cuò)誤,或是目標(biāo)代碼錯(cuò)誤,接線錯(cuò)誤,等等)造成學(xué)生在實(shí)驗(yàn)中不能獲得預(yù)期的結(jié)果,這時(shí)一定要引導(dǎo)學(xué)生自己獨(dú)立地分析失敗原因,以培養(yǎng)學(xué)生獨(dú)立思維的能力和嚴(yán)謹(jǐn)認(rèn)真的實(shí)驗(yàn)態(tài)度。
4.重視教師專業(yè)業(yè)務(wù)能力的鍛煉。CPLD/FPGA在各個(gè)領(lǐng)域得到了的廣泛應(yīng)用。而我們的教師更多的是從學(xué)校走進(jìn)學(xué)校,未經(jīng)過(guò)業(yè)務(wù)上的實(shí)踐或?qū)嵺`較少。所以實(shí)驗(yàn)教師更應(yīng)走出去,接觸較為先進(jìn)的一線工廠實(shí)際,鍛煉自己的業(yè)務(wù)能力。
四、對(duì)現(xiàn)有CPLD/FPGA實(shí)驗(yàn)的一些改革設(shè)想
1.改革實(shí)驗(yàn)教學(xué)內(nèi)容。(1)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容時(shí)注意其可比性。例如,在學(xué)習(xí)運(yùn)用VHDL語(yǔ)言描述硬件電路時(shí),由于這種語(yǔ)言不僅具有硬件特性而且還具有軟件特性,所以在學(xué)習(xí)時(shí)可以對(duì)比以前學(xué)過(guò)的C語(yǔ)言來(lái)理解其硬件描述思路。(2)設(shè)置必做實(shí)驗(yàn)和選做實(shí)驗(yàn)項(xiàng)目,給學(xué)有余力的學(xué)生發(fā)揮創(chuàng)造性和個(gè)性特長(zhǎng)的條件。例如,在三相步進(jìn)電機(jī)驅(qū)動(dòng)實(shí)驗(yàn)中,可將實(shí)驗(yàn)設(shè)計(jì)成三相三拍驅(qū)動(dòng)和三相六拍驅(qū)動(dòng)。(3)鼓勵(lì)、引導(dǎo)學(xué)生提出不同的設(shè)計(jì)方案和解題途徑,并能從中優(yōu)選最佳方案和途徑。
2.改革教學(xué)方法。(1)明確實(shí)驗(yàn)課的地位和目的,增強(qiáng)實(shí)驗(yàn)教學(xué)的趣味性,讓學(xué)生重視實(shí)驗(yàn)課,變“要我學(xué)”為“我要學(xué)”。(2)突出學(xué)生的主體地位。實(shí)驗(yàn)課教學(xué)要精講多練,在教師的有效引導(dǎo)和組織下,以學(xué)生獨(dú)立活動(dòng)為主,教師教授為輔。
3.重視發(fā)揮實(shí)驗(yàn)課的實(shí)踐作用。CPLD/FPGA有著廣泛的社會(huì)應(yīng)用。把實(shí)驗(yàn)課堂與社會(huì)課堂結(jié)合起來(lái),組織課外參觀見(jiàn)習(xí)、技術(shù)創(chuàng)新等活動(dòng),既拓展了學(xué)生的創(chuàng)新精神,培養(yǎng)了創(chuàng)新能力,又能使學(xué)生畢業(yè)后,適應(yīng)未來(lái)的工作打下堅(jiān)實(shí)的基礎(chǔ)。
4.改革教學(xué)實(shí)驗(yàn)設(shè)備?,F(xiàn)在,大多數(shù)學(xué)校的CPLD/FPGA實(shí)驗(yàn)設(shè)備都是從各個(gè)公司購(gòu)買的成套的實(shí)驗(yàn)箱,這種設(shè)備在一定程度上能夠鍛煉學(xué)生的硬件描述能力而無(wú)法鍛煉學(xué)生的硬件配置和芯片內(nèi)部資源運(yùn)用能力。因?yàn)閺墓举?gòu)買的成套實(shí)驗(yàn)設(shè)備,我們只能按照開(kāi)發(fā)人員預(yù)先設(shè)定的實(shí)驗(yàn)電路進(jìn)行實(shí)驗(yàn),而且沒(méi)有硬件設(shè)計(jì)圖紙,我們對(duì)器件之間的接口,硬件之間的信號(hào)傳遞無(wú)從了解。因此,我們有必要自制一些CPLD/FPGA實(shí)驗(yàn)設(shè)備,通過(guò)自制的CPLD/FPGA實(shí)驗(yàn)設(shè)備講解硬件描述和芯片資源分配,不僅能使學(xué)生在硬件語(yǔ)言描述方面而且還能使學(xué)生在硬件電路設(shè)計(jì)方面以及芯片資源分配等方面得到實(shí)踐的鍛煉,使學(xué)生在CPLD/FPGA應(yīng)用方面得到質(zhì)的提高,為以后工作中應(yīng)用CPLD/FPGA打下堅(jiān)實(shí)的基礎(chǔ)。
總之,在實(shí)驗(yàn)教學(xué)中,只要我們教師懷著高度的責(zé)任感,注意探索實(shí)驗(yàn)教學(xué)的規(guī)律,啟迪學(xué)生的學(xué)習(xí)興趣,營(yíng)造一種輕松、和諧的教育氛圍,便能為培養(yǎng)學(xué)生的動(dòng)手能力、創(chuàng)造力、思維能力等方面創(chuàng)造有利的條件,從而使知識(shí)與能力同步增長(zhǎng),把素質(zhì)教育落到實(shí)處。
參考文獻(xiàn):
[1]潘松,王國(guó)棟.VHDL實(shí)用教程.電子科技大學(xué)出版社,2001,7.
[2] 徐玓 .HDL硬件描述語(yǔ)言教學(xué)實(shí)踐[J].安徽電子信息職業(yè)技術(shù)學(xué)院黨報(bào),2007,(01).
(作者單位:吉林長(zhǎng)春理工大學(xué)電子信息學(xué)院)