單精度浮點加法器的ＦＰＧＡ實現(xiàn)
2009-06-25 01:26:24王順戴瑜興
現(xiàn)代電子技術(shù) 2009年8期
關(guān)鍵詞：設(shè)計
王 順 戴瑜興
摘要：在FPGA上實現(xiàn)單精度浮點加法器的設(shè)計，通過分析實數(shù)的IEEE 754表示形式和IEEE 754單精度浮點的存儲格式，設(shè)計出一種適合在FPGA上實現(xiàn)單精度浮點加法運算的算法處理流程，依據(jù)此算法處理流程劃分的各個處理模塊便于流水設(shè)計的實現(xiàn)。所以這里所介紹的單精度浮點加法器具有很強的運算處理能力。
關(guān)鍵詞：IEEE 754；單精度浮點；加法運算；FPGA
中圖分類號：TP368.1文獻標識碼：B文章編號：1004—373X(2009)08—008—03
猜你喜歡
河北畫報(2020年8期)2020-10-27 02:54:06
現(xiàn)代裝飾(2020年7期)2020-07-27 01:27:42
流行色(2020年1期)2020-04-28 11:16:38
電子制作(2019年19期)2019-11-23 08:41:36
電子制作(2019年15期)2019-08-27 01:11:50
電子制作(2019年7期)2019-04-25 13:18:16
藝術(shù)啟蒙(2018年7期)2018-08-23 09:14:18
海峽姐妹(2017年7期)2017-07-31 19:08:17
Coco薇(2017年5期)2017-06-05 08:53:16
商周刊(2017年26期)2017-04-25 08:13:04
