基于ＡＤＳＰ—ＴＳ１０１的高速數字電路設計與仿真

黃軍友　呂　強　李煥玲

摘要：提出基于ADSP—TS101的信號處理系統，引入信號完整性分析，通過對敷模混合部分，高密度(HD)電路及系統時鐘的設計，從布局、布線等方面研究了高速數字電路硬件設計的幾個關鍵技術，較好地解決了系統中主處理器在較高工作頻率下穩定工作的問題，提菏了系統性能。通過仿真結果基本達到設計要求。