基于USB3.0的LVDS高速圖像記錄系統(tǒng)的設(shè)計(jì)*

孟令軍，周之麗，文　波，李加超，趙盼盼

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原030051)

?

基于USB3.0的LVDS高速圖像記錄系統(tǒng)的設(shè)計(jì)*

孟令軍*，周之麗，文波，李加超，趙盼盼

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原030051)

摘要:針對(duì)USB2.0在圖像數(shù)據(jù)傳輸中的局限性，提出了基于USB3.0實(shí)現(xiàn)LVDS高速圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)以FPGA為邏輯控制中心，采用雙片DDR2 SDRAM對(duì)高速圖像進(jìn)行緩存、同時(shí)采用交叉雙平面編程方式存儲(chǔ)圖像，最后通過(guò)USB3.0接口實(shí)現(xiàn)了系統(tǒng)與PC機(jī)之間的高速數(shù)據(jù)通信。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)能夠?qū)VDS圖像以30 Mbyte/s進(jìn)行高速的存儲(chǔ)，存儲(chǔ)速率較常規(guī)編程方式提高了一倍; USB3.0接口能快速地將FLASH中的數(shù)據(jù)上傳到PC機(jī)中;同時(shí)具有輸入/輸出接口簡(jiǎn)單、體積小、穩(wěn)定可靠等優(yōu)點(diǎn)。

關(guān)鍵詞:現(xiàn)場(chǎng)可編程邏輯門陣列;通用串行總線接口3.0;低壓差分傳輸;交叉雙平面存儲(chǔ); DDR2緩存

隨著高速LVDS數(shù)據(jù)傳輸在圖像采集存儲(chǔ)系統(tǒng)中的廣泛應(yīng)用，實(shí)時(shí)可靠的接收LVDS數(shù)據(jù)具有重要的意義。在圖像采集系統(tǒng)中，需要實(shí)時(shí)地將采集到的圖像數(shù)據(jù)進(jìn)行連續(xù)的監(jiān)測(cè)和記錄，以便事后進(jìn)行分析［1－2］。本文主要利用USB3.0的高速傳輸性能，設(shè)計(jì)了一種LVDS圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)，應(yīng)用專用的圖像解串芯片來(lái)解串接收到的圖像數(shù)據(jù)，使用兩片DDR2 SDRAM來(lái)緩存圖像，再利用交叉雙平面編程方式將數(shù)據(jù)存儲(chǔ)在NAND FLASH中，通過(guò)USB3.0接口將圖像數(shù)據(jù)快速地上傳到PC機(jī)，在PC機(jī)上將其還原成圖像，大大提高了圖像數(shù)據(jù)采集的實(shí)時(shí)性和可靠性。

1　系統(tǒng)總體設(shè)計(jì)

USB3.0以高速率等優(yōu)點(diǎn)被廣泛應(yīng)用于圖像數(shù)據(jù)傳輸、存儲(chǔ)系統(tǒng)中。本系統(tǒng)主要完成LVDS圖像數(shù)據(jù)的實(shí)時(shí)接收、DDR2 SDRAM緩存、FLASH存儲(chǔ)和上傳功能。將圖像傳感器采集到的圖像數(shù)據(jù)通過(guò)LVDS接口下發(fā)到圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)，經(jīng)過(guò)LVDS解串接口實(shí)現(xiàn)圖像數(shù)據(jù)解串功能;解串后的圖像數(shù)據(jù)存儲(chǔ)到兩片DDR2 SDRAM中實(shí)現(xiàn)數(shù)據(jù)緩沖功能，采取乒乓機(jī)制模式實(shí)現(xiàn)數(shù)據(jù)的寫(xiě)入和讀出功能;在圖像數(shù)據(jù)存儲(chǔ)過(guò)程中采用交叉雙平面編程方式進(jìn)行數(shù)據(jù)存儲(chǔ);通過(guò)USB3.0接口將存儲(chǔ)器中的數(shù)據(jù)快速地上傳到PC機(jī)以實(shí)現(xiàn)存儲(chǔ)系統(tǒng)和PC機(jī)的數(shù)據(jù)通訊。為免接地環(huán)路對(duì)系統(tǒng)的通信造成影響，在電路中采用數(shù)字隔離器ADUm1400在進(jìn)入FPGA接收端前進(jìn)行數(shù)字隔離處理，為L(zhǎng)VDS信號(hào)的長(zhǎng)距穩(wěn)定傳輸信號(hào)提供了保證。系統(tǒng)的總體結(jié)構(gòu)如圖1所示。

圖1　圖像存儲(chǔ)系統(tǒng)框圖

2　硬件設(shè)計(jì)

2.1LVDS接口設(shè)計(jì)

圖像傳感器通過(guò)專用串化器Max9217將并行的數(shù)字圖像數(shù)據(jù)串化為L(zhǎng)VDS信號(hào)并經(jīng)過(guò)雙絞線傳輸進(jìn)入本系統(tǒng)［3］。LVDS接口采用專用解串器Max9218將LVDS信號(hào)轉(zhuǎn)化為并行的TTL電平并輸出。本系統(tǒng)接收的LVDS圖像格式為:320(行)× 257(列)×16(位)。當(dāng)幀同步信號(hào)(DEOUT)有效時(shí)，圖像數(shù)據(jù)有效，一幀圖像數(shù)據(jù)包含320行，一行有257個(gè)像素點(diǎn)，像素時(shí)鐘PCLK為20 MHz。為了保證LVDS數(shù)據(jù)的完整通訊，在LVDS數(shù)據(jù)發(fā)送端和接收端必須采用同頻的時(shí)鐘信號(hào)進(jìn)行匹配。LVDS接口硬件電路如圖2所示。

圖2　LVDS接口硬件電路圖

2.2USB3.0接口設(shè)計(jì)

本系統(tǒng)采用基于CYUSB3014的USB3.0接口實(shí)現(xiàn)和PC機(jī)之間的數(shù)據(jù)?通信，較USB2.0大大提高了數(shù)據(jù)通信效率。CYUSB3014是一種超高速的新一代USB總線接口芯片，功能強(qiáng)大，符合USB 3.0的通信規(guī)范，且向下兼容USB2.0規(guī)范［4］。FPGA和USB3.0的硬件連接如圖3所示。

Max9218的工作模式隨著端口RNG和RNG1邏輯組合的不同而不同，分為低速和高速模式，通過(guò)調(diào)整硬件電路中的兩組電阻對(duì)R6、R7和R8、R9的阻值來(lái)實(shí)現(xiàn)RNG和RNG1的不同組合。在本系統(tǒng)中，通過(guò)配置RNG和RNG1為1∶1，使得Max9218工作在高速模式下。解串后的并行數(shù)字信號(hào)通過(guò)數(shù)字隔離器ADUm1400進(jìn)行數(shù)字隔離處理。

圖3　USB與FPGA的硬件連接圖

表1　各信號(hào)功能表

3　FPGA邏輯控制設(shè)計(jì)

在系統(tǒng)中，F(xiàn)PGA邏輯控制主要實(shí)現(xiàn)時(shí)鐘信號(hào)的產(chǎn)生和分配、各芯片之間的協(xié)調(diào)工作等，邏輯控制芯片選用Xilinx公司Virtex－5系列芯片中的XC5VLX155TFF1136。XC5VLX155TFF1136具有高性能的邏輯結(jié)構(gòu)，內(nèi)部集成了212個(gè)36 kbyte RAM［5］，滿足本系統(tǒng)的設(shè)計(jì)要求。

3.1DDR2緩存設(shè)計(jì)

并行數(shù)據(jù)流在傳輸過(guò)程中速率高，則圖像數(shù)據(jù)需要經(jīng)過(guò)高速緩存，再進(jìn)行FLASH存儲(chǔ)操作。借鑒“流水線處理”思想［6］，本系統(tǒng)采用雙片DDR2 SDRAM實(shí)現(xiàn)圖像數(shù)據(jù)的無(wú)縫緩存，一片DDR2 SDRAM接收?qǐng)D像數(shù)據(jù)，另一片DDR2 SDRAM處理圖像數(shù)據(jù)，這構(gòu)成了乒乓機(jī)制緩沖。DDR2 SDRAM乒乓緩存邏輯控制如圖4所示。

在雙片DDR2 SDRAM圖像數(shù)據(jù)緩存實(shí)現(xiàn)模塊中，輸入的圖像數(shù)據(jù)選擇性地分配到兩片DDR2 SDRAM(DDR2 SDRAM1和DDR2 SDRAM2)中。系統(tǒng)上電后先對(duì)DDR2 SDRAM1和DDR2 SDRAM2進(jìn)行初始化處理，清零DDR2 SDRAM的內(nèi)部數(shù)據(jù)。將第1幀圖像數(shù)據(jù)分配到DDR2 SDRAM1中緩沖;第2幀圖像數(shù)據(jù)選擇分配到DDR2 SDRAM2中，同時(shí)輸出DDR2 SDRAM1中的第1幀圖像數(shù)據(jù)，在FPGA邏輯控制下進(jìn)行存儲(chǔ)操作。當(dāng)?shù)?幀圖像數(shù)據(jù)發(fā)送過(guò)來(lái)時(shí)，分配到DDR2 SDRAM1，同時(shí)輸出第2幀數(shù)據(jù)，在圖像數(shù)據(jù)的緩存過(guò)程中實(shí)現(xiàn)了圖像數(shù)據(jù)輸入/輸出緩沖的切換。在雙片DDR2 SDRAM緩存模塊中，輸入端的圖像數(shù)據(jù)和輸出端圖像數(shù)據(jù)是連續(xù)的，實(shí)現(xiàn)了圖像數(shù)據(jù)的無(wú)縫緩存和傳輸。

3.2FLASH存儲(chǔ)設(shè)計(jì)

在系統(tǒng)的存儲(chǔ)模塊中選用三星公司的NAND FLASH芯片K9WBG08U1M進(jìn)行圖像的存儲(chǔ)，該芯片具有斷電后數(shù)據(jù)不丟失、集成度高和價(jià)格便宜等優(yōu)點(diǎn)［7］。在數(shù)據(jù)存儲(chǔ)操作中，影響K9WBG08U1M存儲(chǔ)速度的主要因素有壞塊檢測(cè)和編程方式。

對(duì)K9WBG08U1M存儲(chǔ)器操作要先進(jìn)行壞塊檢測(cè)，而頻繁的檢測(cè)降低了FLASH的讀寫(xiě)速度。在本模塊中采用一種高效的壞塊管理方法，在系統(tǒng)上電后對(duì)存儲(chǔ)器進(jìn)行壞塊檢測(cè)，將壞塊地址存放在RAM中，將當(dāng)前的塊地址和已存放在RAM中的地址進(jìn)行比較，若二者相等，則當(dāng)前塊為壞塊，跳過(guò)此塊進(jìn)行下一塊的判斷，其流程圖如圖5所示。這種高速管理方式使得系統(tǒng)只需要在上電后進(jìn)行一次壞塊檢測(cè)操作，大大提高了存儲(chǔ)效率。

圖4　DDR2 SDRAM乒乓緩存結(jié)構(gòu)圖

圖5　檢測(cè)壞塊流程圖

在K9WBG0U1M中，一塊存儲(chǔ)單元的寫(xiě)數(shù)時(shí)間約為102 μs，之后需要200 μs才能把數(shù)據(jù)寫(xiě)入到FLASH存儲(chǔ)器，實(shí)際平均寫(xiě)數(shù)速度不超過(guò)12 Mbyte/s。在數(shù)據(jù)存儲(chǔ)模塊中采用交叉雙平面編程方式(Interleave Two Plane Page Program)能提高圖像數(shù)據(jù)的存儲(chǔ)速率。交叉雙平面編程方式根據(jù)流水線的工作原理對(duì)多個(gè)不同平面獨(dú)立操作［7］，這種編程方式是寫(xiě)入速度最快的編程方法。當(dāng)plane0進(jìn)入編程階段后，plane1、plane2和plane3也開(kāi)始進(jìn)行編程操作，不等待plane0編程結(jié)束后才開(kāi)始。在圖像存儲(chǔ)模塊中，交叉雙平面編程方式節(jié)省大量的頁(yè)編程等待時(shí)間，從而K9WBG0U1M的寫(xiě)入速度得到了較大提高。在本系統(tǒng)中，K9WBG08U1M的最高寫(xiě)入速度達(dá)到30 Mbyte/s。交叉雙平面編程流程圖如圖6所示。

4　USB3.0通訊設(shè)計(jì)

基于CYUSB3014的USB3.0固件程序指的是固化于CYUSB3014內(nèi)部的程序代碼［8］，用戶在Cypress公司提供的固件框架基礎(chǔ)上進(jìn)行二次開(kāi)發(fā)，縮短了開(kāi)發(fā)周期。USB3.0接口的固件框架主要包括:設(shè)備的初始化;應(yīng)用程序線程的建立、啟動(dòng); CYUSB3014和外圍設(shè)備通信的接口的配置; DMA通道的配置、數(shù)據(jù)傳輸方向的設(shè)置等。本系統(tǒng)中USB通信模塊的固件程序流程如圖7所示。

圖6　交叉雙平面編程流程圖

圖7　固件程序執(zhí)行流程圖

USB3.0接口上電后，CYUSB3014通過(guò)I2C加載固件程序;然后運(yùn)行函數(shù)CyU3PFirmwareEntry()，該函數(shù)主要完成堆棧、Cache、MMU的初始化工作;接著運(yùn)行工具鏈接初始化函數(shù)CyU3PToolChainInit()，這個(gè)函數(shù)初始化應(yīng)用程序數(shù)據(jù)。

在本系統(tǒng)中，CYUSB3014配置為Slave FIFO工作模式，通過(guò)GPIFⅡ接口連接了FPGA和USB3.0接口。FPGA直接對(duì)CYUSB3014的內(nèi)部FIFO進(jìn)行讀寫(xiě)操作，提高了通訊效率。USB3.0的接口時(shí)鐘由FPGA提供，頻率為90 MHz。在CYUSB3014芯片內(nèi)，F(xiàn)IFO和Socket(套接字，相當(dāng)于USB端點(diǎn))相對(duì)應(yīng)，Socket又和具體的線程相對(duì)應(yīng)，F(xiàn)PGA通過(guò)GPIGⅡ接口上的A1:A0來(lái)控制要訪問(wèn)的線程。當(dāng)A1:A0為“00”時(shí)，選中Socket0，即FPGA將數(shù)據(jù)寫(xiě)入到FX3芯片;當(dāng)A1:A0為“11”時(shí)選中Socket1，即FX3將數(shù)據(jù)傳送給FPGA，實(shí)現(xiàn)FPGA－＞CYUSB3014－＞PC機(jī)的高速通訊。

5　測(cè)試仿真及分析

在FPGA邏輯控制下，通過(guò)USB3.0接口將存儲(chǔ)器中的圖像數(shù)據(jù)上傳到PC機(jī)中。圖8是將上傳的數(shù)據(jù)還原后的圖像，還原后的圖像清晰無(wú)誤碼，實(shí)現(xiàn)了圖像數(shù)據(jù)的無(wú)誤處理、傳輸，滿足設(shè)計(jì)要求。

圖8　經(jīng)上位機(jī)還原的圖像

6　結(jié)論

隨著高速USB3.0技術(shù)在圖像存儲(chǔ)系統(tǒng)中的快速發(fā)展，本文介紹了一種基于USB3.0的LVDS圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)整體設(shè)計(jì)方案，以FPGA為控制核心實(shí)現(xiàn)了高速圖像數(shù)據(jù)的實(shí)時(shí)接收、DDR2 SDRAM數(shù)據(jù)緩存、FLASH存儲(chǔ)和USB3.0上傳。在系統(tǒng)中采用了DDR2 SDRAM緩存和交叉雙平面編程方式，保證了圖像數(shù)據(jù)的連續(xù)性、無(wú)縫性。采用USB3.0接口，實(shí)現(xiàn)了圖像數(shù)據(jù)的高速上傳。使用FPGA技術(shù)使得整個(gè)系統(tǒng)的性能和穩(wěn)定性有了很大提高，本系統(tǒng)適用于通訊、遙測(cè)、雷達(dá)等高速數(shù)字信號(hào)處理設(shè)備中，具有廣泛的應(yīng)用價(jià)值。

參考文獻(xiàn):

［1］儲(chǔ)成群.基于LVDS接口的高速數(shù)據(jù)記錄器的設(shè)計(jì)［D］.太原:中北大學(xué)，2011.

［2］李愛(ài)玲，張伯珩，邊川平，等.高速CCD圖像采集存儲(chǔ)系統(tǒng)的硬件設(shè)計(jì)［J］.電子器件，2007，30(6):2145－2147.

［3］張國(guó)兵.基于LVDS的圖像存儲(chǔ)轉(zhuǎn)發(fā)裝置的設(shè)計(jì)與實(shí)現(xiàn)［D］.太原:中北大學(xué)，2010.

［4］The DATASHEET of CYUSB3014.

［5］Altera Corporation August 2012.Cyclone III Device Handbook［EB/OL］.［2013－03－01］.http://www.Altera.com/literature/hb/cyc3/cyclone3_handbook.pdf.

［6］趙志剛，郭金川，杜楊，等.基于DDR2 SDRAM緩存的CMOS圖像數(shù)據(jù)采集與傳輸系統(tǒng)［J］.儀表技術(shù)與傳感器，2010(6):90－93.

［7］The Datasheet of K9WBG08U1M［R］.

［8］張聰，張濤.基于USB3.0設(shè)備控制器的固件設(shè)計(jì)［J］.電子器件，2013，36(3):383－388.

孟令軍(1969－)，男，副教授，碩士研究生導(dǎo)師，主要從事數(shù)據(jù)采集存儲(chǔ)系統(tǒng)、高速數(shù)字電路系統(tǒng)設(shè)計(jì)、無(wú)線傳感網(wǎng)路節(jié)點(diǎn)定位技術(shù)等方向的研究。

Free Space Transmission of Audio Signals and Spectrum Display System Based on FPGA

YANG Dan，MAO Yufeng，YU Hong*
(School of Electronic Science and Engineering，Southeast University，Nanjing 210096，China)

Abstract:With the decline in the cost of equipment of free space optical communication technology，related applications are also expanding.We built an audio signal transmission system based on free-space optical communications technology.One laser beam is modulated by a voice signal，and then transmited in the air.It is demodulated on a receiver consisting of a phototransistor，a feedback circuit and a control model.The original audio signal is finally obtained by a control circuit composed of FPGA for demodulation.The system achieves FIR filtering，F(xiàn)FT transform and VGA timing.We have completed the system and the experimental results show that a high recognition rate，lowcost free-space audio signal transmission and spectrum display system is realized.

Key words:atmospheric optical communication; audio signal transmission; dynamic spectrum display; FPGA

doi:EEACC:6450; 643010.3969/j.issn.1005－9490.2015.04.020

收稿日期:2014－09－21修改日期:2014－10－15

中圖分類號(hào):TP27

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015)04－0812－05

項(xiàng)目來(lái)源:國(guó)家自然科學(xué)基金重點(diǎn)項(xiàng)目(61004127)