應用于晶體管圖示儀的CPLD控制器設計

高 磊

摘 要:傳統的晶體管圖示儀體積龐大、顯示屏小、圖形無法保存。基于CPLD的特性,設計以CPLD控制器為核心的數據采集電路。將其與傳統的晶體管圖示儀相結合并通過單片機和串行通信在微機上顯示晶體管特性曲線。所設計的CPLD控制器滿足了單片機、存儲器和A/D轉換器之間的時序配合要求,改善了原有圖示儀的不足,實現并擴展了儀器的功能。

關鍵詞:晶體管特性曲線;CPLD控制器;時序配合;A/D轉換器

中圖分類號:TP23 文獻標識碼:A

文章編號:1004-373X(2009)21-213-03

Design of CPLD Controller for Transistor Curve Grapher

GAO Lei

(Shenyang Institute of Aeronautical Engineering,Shengyang,110034,China)

Abstract:The traditional transistor curve grapher has weakness of big volume and small screen,and it is unable to save graph.Based on the property of CPLD,a data-acquisition circuit is designed by using CLPD controller as the core.Combining with old transistor curve grapher,using single chip computer and serial port communication,the transistor characteristic curves is displayed on the microcomputer.This CPLD controller has met the needs of timing matching among single chip computer,RAM and A/D converter,overcame the weakness of the former Grapher,realized and expended performances of the instrument.

Keywords:transistor characteristic curves;CPLD controller;timing matching;A/D converter

晶體管圖示儀是電路設計中常用的電子儀器,它能夠顯示晶體管的輸入特性、輸出特性和轉移特性等多種曲線和參數。它不僅可以測量晶體二極管和三極管,還可以測量場效應管、隧道二極管、單結晶體管、可控硅和光耦等器件。但傳統的晶體管圖示儀存在著電路復雜,體積龐大,示波管的顯示屏小,功耗大,價格昂貴等缺點。隨著計算機軟硬件技術、單片機技術和EDA技術的不斷發展及其在電工電子測量技術的應用,晶體管圖示儀在結構、工作原理和功能上發生很大變化,成為數字化和智能化的虛擬儀器。本文設計的晶體管圖示儀就是這樣一種新型儀器,除改善了原有儀器不足之外,還擴展了儀器功能,具有圖形保存,數據處理,界面顯示靈活,可操作性強,性能價格比高等優點。

1 系統結構框圖

1.1 傳統晶體管圖示儀結構及工作原理

在傳統的晶體管圖示儀[1,2]中,各模塊單元完全由模擬電路和脈沖數字電路組成,屬于全硬件結構,如圖1所示。它主要包括階梯電流發生器、掃描電壓發生器、垂直放大、水平放大和示波管等。圖中W是負載電阻,R是電流采樣電阻,T是被測三極管。所謂三極管輸出特性曲線是:在基極電流不變的條件下,集電極電壓和電流之間的關系。在測量三極管輸出特性曲線時,階梯電流發生器對T的基極施加階梯電流信號,在階梯電流的每一個臺階時間內,掃描電壓發生器對T的集電極回路施加掃描電壓。掃描電壓是50 Hz交流電經整流得到。T的集電極電流在采樣電阻R上的壓降(代表集電極電流)經垂直放大后加到示波管垂直偏轉板上,T的集電極電壓經水平放大后加到示波管的水平偏轉板上。當施加的階梯電流和掃描電壓周期性地重復出現時,三極管輸出特性曲線就可以顯示在示波管上。

1.2 本圖示儀結構框圖

本圖示儀的構成見圖2。與圖1相比不同的是:“垂直放大”、“水平放大”和“示波管”取消了,其功能由上位機承擔;同時增加了單片機、CPLD、存儲器和A/D轉換器等部件,組成數據采集電路。工作時上位機向單片機發出數據采集命令,單片機通過階梯電流發生器對T的基極施加階梯電流信號,通過掃描電壓發生器對T的集電極回路施加掃描電壓;與此同時,CPLD控制器控制A/D轉換器和存儲器快速采集和存儲電壓電流數據。當存儲器數據存滿后,CPLD控制器向單片機發出采集結束信號,單片機再將存儲器中的數據通過串口傳送到上位機進行處理和顯示。一個完整的圖形需要多次這樣的過程才能實現。

該系統若不使用CPLD和存儲器等器件也可實現數據采集,但由于單片機工作速度相對較慢,在有限時間(掃描電壓的上升段,5 ms)內采集的點數較少,曲線不夠準確。使用了CPLD和存儲器之后,采得的點數密集,曲線更加真實。本系統的關鍵是設計CPLD控制器,以解決單片機、存儲器和A/D轉換器之間的時序配合關系。

2 數據采集電路功能模塊確定

數據采集電路的構成如圖3所示。除了包含單片機、控制器、存儲器、和A/D轉換器外,還有地址計數器和數據鎖存器。

2.1 A/D轉換器和數據鎖存器

A/D轉換器是數據采集電路重要的部件之一,本系統的A/D轉換器采用Maxim公司的MAX197[3]。MAX197是一款多量程的12位A/D轉換器,8路模擬信號輸入,輸出數據線8條,分為高4位和低8位輸出,由HBEN端控制。當時鐘頻率為2 MHz時,轉換時間為6 μs。MAX197在啟動轉換時,需要輸入一個8位控制字,這個控制字若由單片機提供將使啟動時間延長,難以提高采集速度,所以這里用到一個數據鎖存器74LS373[4]來保存控制字。

2.2 存儲器和地址發生器

存儲器采用兩片2114[4],它是一款4 b×1K靜態隨機存儲器。2114在存取數據時,除了需要外部提供片選信號和讀寫信號外,還需要提供地址信號。地址信號由地址發生器產生,地址發生器實際上是一個計數器。

2.3 控制器

控制器[5]是數據采集電路的核心,由CPLD內部模塊實現。這里的CPLD選用Altera公司的EPM7064。EPM7064[6]有64個宏單元,1 250個可用門類,36個I/O腳。從可行性方面來說,RAM、地址發生器、74LS373和控制器都可以同時做到CPLD中,但RAM需要100個節,用CPLD來實現將占用大量資源,僅一片EPM7064就不夠用。所以為了節省資源,降低成本,這里采用外接RAM2114。74LS373也采用外接方式,主要是考慮端口不夠用。因此在CPLD內部僅安排了控制器和地址發生器(圖3虛線框內)。

3 控制器結構設計

3.1 采集點數的確定及控制器接口要求

晶體管特性曲線中,輸出特性曲線是最復雜的。輸出特性曲線一般由8~10條線組成。在本系統中,每條線由50個點連接而成。每個點由一個電壓值和一個電流值確定,每個電壓(或電流)數據占兩字節存儲單元(數字量12位),則每條曲線的電壓值(或電流值)就占100個字節。電壓值和電流值本應該在同一時刻采集,但為了節省A/D轉換器和其他硬件,這里把電壓和電流安排在不同的掃描周期內采集,只要采集時間與各自的掃描周期起始時間間隔一一對應就可以保證精度,時間誤差在1 μs之內。

每一組電壓或電流數據的采集都是在一個掃描電壓的上升時間段完成。掃描電壓是把50 Hz交流電壓經整流產生,所以每個掃描電壓所占時間是10 ms,掃描電壓的上升段時間就是5 ms。如果5 ms時間內要采集50個數據,則每個數據占用時間為100 μs。10條曲線將占用20個掃描周期。

在每個數據采集時間(100 μs)內,控制器首先從鎖存器74LS373中讀取“控制字”送入A/D轉換器,啟動A/D轉換器工作,進入轉換等待狀態。當轉換結束時,控制器從A/D轉換器分別讀取數據的高字節和低字節存入RAM中,然后等待下一個采集周期。待50個數據采集結束后,控制器向單片機發出采集結束信號。所以控制器要產生74LS373的讀信號、A/D轉換器的片選和讀寫信號、存儲器片選和讀寫信號、地址發生器的時鐘和清零信號等,還要接受單片機的采集指令信號和50 Hz交流電同步信號,返回單片機采集結束信號等。

3.2 控制器內部構成

控制器內部(見圖4)主要模塊有計數器、脈沖分配器和觸發器。計數器為100進制,輸入時鐘周期為1 μs,這樣計數器計滿一個循環就是100 μs(即一個數據采集的時間)。脈沖分配器的作用是對100 μs內的時間再進行細分,使每1 μs時間都可以輸出脈沖(根據需要)。觸發器由脈沖分配器觸發產生任意寬度的脈沖(見圖5)。圖中COUNT100_Y18模塊[8,9]實現了100進制計數器和脈沖分配器的功能,DFFA1~DFFA4是增強的D觸發器[10]模塊,DFFA2的R1~R3是清0端,S1~S3是置1端,DFFA2,DFFA3和DFFA4結構相同。

連接RAM的控制信號有兩個,即讀寫信號SRAM_OE和片選信號SRAM_WE。連接A/D轉換器的控制信號有4個,即片選信號A/D_CE、寫信號A/D_WR、讀信號A/D_RD和高低字節選擇信號A/D_HEEN。地址計數器和74LS373鎖存器的控制信號也要與上述時序配合。

3.3 控制器的工作過程

控制器輸出端時序圖如圖5所示。單片機先向鎖存器存入一個控制字,設置輸入模擬通道、輸入通道量程、掉電模式和內外時鐘選擇等信息,然后向控制器發出采集指令(Start_A/D變為高電平)。當掃描電壓到來時(圖中TB50 Hz變為高電平),COUNT100_Y18開始計數并輸出脈沖,通過觸發器在不同時間產生不同寬度的脈沖。COUNT100_Y18的第1~4個脈沖產生A/D轉換器片選信號A/D_CS和74LS373讀信號(圖5波形1),第2個脈沖產生A/D轉換器寫信號A/D_WR(圖5波形2),把74LS373的數據寫入MAX197,啟動A/D開始轉換。待轉換結束(第8個脈沖結束轉換)后,COUNT100_Y18的第10H~14H脈沖產生A/D轉換器片選信號A/D_CS和RAM2片選信號SRAM_CE(圖5波形3和5),第11H~14H脈沖產生A/D轉換器的讀信號A/D_RD(圖5波形7)。第15H脈沖把A/D_HEEN置為高電平,選通數據的高字節,而第17H~1BH脈沖再次產生A/D_CS,SRAM_CE,A/D_RD和SRAM_WE(圖5波形4,6,8和10),把數據的高4位存入存儲器中。這樣一個數據的采集宣告結束。

當時間達100 μs時,重復上述過程,進行下一個數據的采集。當RAM存滿100個字節后,控制器向單片機返回采集結束信號,單片機通過串口將100個字節的數據批量傳遞給上位機。

4 結 語

在設計過程中,首先用VHDL語言編寫COUNT100_Y18和DFFA1~DFFA4等模塊,經Max+PlusⅡ[5,7]編譯和仿真通過,再連接各模塊形成頂層圖形文件(圖5)。對頂層圖形文件再進行編譯和仿真,通過后將程序下載到芯片中。單片機主要編寫顯示程序、階梯電流驅動程序和串口通信程序,均調試通過。上位機界面用VB語言實現,畫面清晰美觀,控制方便。結論表明,把CPLD技術用于改造傳統晶體管圖示儀,效果是明顯的,儀器性能有很大提高。

參考文獻

[1]林占江.電子測量儀器原理與使用.北京:電子工業出版社,2006.

[2]方林海.電子儀器使用與測試技術.合肥:安徽科學技術出版社,1993.

[3]Maxim/Dallas.MAX197數據資料.2003.

[4]宋春榮.通用集成電路速查手冊.濟南:山東科學技術出版社,1996.

[5]孫延鵬.VHDL與可編程邏輯器件應用.北京:電子工業出版社,2006.

[6]Altera Corporation.CPLD&FPGA;數據資料.2003.

[7]王金明.數字系統設計與Verilog HDL.北京:電子工業出版社,2002.

[8]高有堂.EDA技術及應用實踐.北京:清華大學出版社,1997.

[9]閻石.數字電子技術基礎.4版.北京:高等教育出版社,1997.

[10][美]Thomas L Floyd.數字電子技術.9版.北京:電子工業出版社,2006.

作者簡介 高 磊 男,1958年出生,遼寧本溪人,高級工程師。主要研究方向為電路電子技術。