直流污穢試驗系統試驗電源控制策略的研究

王黎明 袁法培 陳 堅 傅正財

（1.上海交通大學電氣工程系，上海 200030；2.杭州市電力局，杭州 310009）

1 引言

超高壓直流輸電由于具有穩定性高，調節迅速靈活等一系列優點，在國內外得到廣泛應用[1]。人工直流污穢試驗可在短期內獲得污穢地區直流輸電外絕緣設計所需的數據，對線路的設計和安全運行起著至關重要的作用[2-3]。在進行人工直流污穢試驗時，試驗電源的輸出電壓自始至終要保持不變。但是，染污絕緣子的泄漏電流具有持續時間長、波動和幅值大等特點，泄漏電流勢必造成電源輸出電壓的大幅度波動，考驗控制系統的跟隨性和抗擾性。特別是由于絕緣子表面放電熄滅引起負荷釋放造成的相對電壓過沖，若控制不迅速，則可能造成閃絡，影響試驗結果。

目前，國內外對以晶閘管為主要調壓器件的直流污穢試驗電源的研究已取得一些成果。文獻[4]提出采用晶閘管反饋控制對減小直流電源的動態壓降有明顯效果，并設計了試驗電源，但受當時技術的局限，控制系統采用純硬件構成，與現在廣泛應用的數字化控制系統相比，不便于操作和維護。文獻[5]設計了一套基于晶閘管的污穢試驗電源并進行了開環仿真研究。但與閉環控制相比較，開環控制不能自動修正被控量的偏離，抗擾動性能較差。已見文獻中也沒有對試驗電源的控制策略進行詳細討論。

本文基于仿真分析，提出了直流污穢試驗電源的控制策略，并將仿真與模擬試驗相結合，引入高速單片機對晶閘管進行反饋控制，對所提策略的控制效果進行了驗證。

2 試驗電源的基本結構及性能要求

圖1為人工直流污穢試驗系統基本回路示意圖，試驗所用直流電源由交流電源經整流、升壓、倍壓和濾波后獲得。圖1中AC為輸入電源，K為斷路器，T1為調壓器，KP1、KP2為單相晶閘管，T2為升壓變壓器，C1為倍壓電容，C2為濾波電容，D1、D2為硅堆，R0、Ra為保護電阻，R、r分別為電阻分壓器的高壓臂與低壓臂[6]。

圖1 人工直流污穢試驗系統基本回路示意圖

根據人工直流污穢試驗的相關標準，即IEC標準[7]和GB/T 22707-2008[8]的要求：前者要求在持續時間為500ms、峰值500mA、頻率1Hz的電流脈沖負載下，直流電源的相對電壓降和紋波因數均＜5%；后者要求在100mA阻性電流負載時電源的紋波因數＜3%，電源的相對電壓降和相對電壓過沖不應超過10%。標準中的相對電壓降指的是試驗中電壓的跌落值與試驗額定電壓之比；而相對電壓過沖則指試驗中超過試驗額定電壓的那部分與試驗額定電壓之比。

標準中衡量電源輸出性能參數的主要為3個指標，即紋波因數、相對電壓降和相對電壓過沖。IEC標準給出了檢測電源性能的具體方法，即用持續時間為500ms、峰值500mA、頻率1Hz的電流脈沖負載去驗證電源的性能。由倍壓電路的紋波因數公式[9]

式中，Id為流過負載的平均電流，A；Ud為負載兩端平均電壓，V；C為濾波電容，F；f為電源頻率，Hz。

當回路參數及輸出電壓不變時，由公式（1）可知，輸出電壓的紋波因數S與負載電流Id成正比。如果負載電流為500m A時紋波因數＜3%，那么負載電流為100mA時紋波因數也一定＜3%。由此結論，后文將通過電流持續時間為500ms、峰值為500m A、頻率為1Hz的模擬負載去驗證電源的輸出性能。

3 仿真模型及試驗電源的控制策略

3.1 仿真模型的建立

為研究試驗電源的控制策略，在M atlab 7.0的Simulink環境下搭建仿真模型，回路結構與圖1相似，由此基本回路搭建的仿真模型見圖2。圖中R3為晶閘管阻容保護元件；R1、R2為模擬負載電阻；Pulse為脈沖發生器[10]，產生占空比為50%、頻率為1Hz的方波；Sw itch為受控開關，與脈沖發生器共同控制負載電阻；Control system為控制系統，編程后實現控制策略；其他元件的含義同圖1。R1、R2、Pulse和Sw itch模塊組成模擬負載以驗證電源的輸出性能。

圖2 仿真模型圖

3.2 試驗電源的控制策略

調節交流電源對電容的充電電壓可以有效保持電源裝置輸出電壓的穩定性，而調節晶閘管觸發角就調節了電源對電容的充電電壓[5]。基于以上結論，控制系統將根據采樣所得的反饋電壓Uf與整定電壓Ug之間的差值Uz，控制晶閘管的觸發角及導通狀態。此觸發角是指從晶閘管開始承受正向陽極電壓起到施加觸發脈沖止的電角度[11]。

為了探索晶閘管觸發角每次提前或延遲的角度與電源輸出性能的關系，進行了仿真試驗。仿真模型如圖2，在其他參數不變的情況下，只改變觸發角α每次提前或延遲的角度δ，仿真結果如圖3所示。

圖3 觸發角對電源輸出性能的影響

仿真表明，隨著δ的增大，電源的相對電壓過沖也增大，但當δ＞7°時，增大的趨勢減緩；然而隨著δ的增大，紋波因數和相對電壓降則隨著減小，并在δ＞5°后減小的趨勢減緩。由于相對電壓過沖在δ＞5°時高于2%，綜合考慮三個參數和國標的要求，晶閘管每次提前或延遲的度數在5°較為適宜。

根據文獻[3]的結論，當晶閘管的觸發角α在93°～109°的小范圍調節時，調節的效果最為有效。圖4為觸發角α在90°～110°時，觸發角提前或推遲5°所帶來的輸出電壓的變化值與原輸出電壓的百分比。

圖4 觸發角每次移動5°時電壓變化的百分數

在此范圍內，電壓最多變化3.5%，即當相對電壓降或相對電壓過沖高于3.5%時，通過觸發角的一次提前或推遲不能完全使輸出電壓調整到位。考慮到多次調整耗時過多，影響電源的輸出性能，控制過程中，若遇到此種情況，應將晶閘管的觸發角將直接調整到0°或180°，即晶閘管將全導通或全截止。

基于以上分析，對控制系統提出流程圖如圖5所示的如下控制策略。

（1）Uz＞0，電源實際輸出電壓低于整定電壓，即出現相對電壓降，若電壓降高于3.5%，則晶閘管全部導通，否則晶閘管的觸發角提前5°。

圖5 控制策略流程圖

（2）Uz＜0，電源實際輸出電壓高于整定電壓，即出現相對電壓過沖，若電壓過沖高于3.5%，則晶閘管不觸發，否則晶閘管的觸發角延遲5°。

4 仿真研究

4.1 仿真及仿真參數的選取

受試驗條件所限，無法直接在10kV高壓回路中對所提策略進行試驗驗證，所以采用仿真與低壓模擬試驗相結合的方法進行驗證。仿真及低壓模擬試驗參數如表1所示，表1中的實際高壓系統參數按實際高壓試驗系統的要求設置。

表1 實際高壓系統及模擬低壓系統參數

低壓系統參數由高壓系統參數折算得到，低壓系統參數中輸入電壓及相關電阻的選取為高壓系統的千分之一，以保持由高壓系統轉為低壓系統后流過負載的平均電流Id不變；高壓系統中采用10kV電源和1：10的升壓變壓器來獲得100kV的電源，而高壓系統中10kV的電源折算到低壓系統后應為10V，考慮輸入電源的穩定性，低壓系統中舍去1:10的升壓變壓器，直接用100V的交流電源作為輸入電源。

低壓系統中輸入倍壓電路的電壓是高壓系統的千分之一，在回路結構不變的前提下，高壓系統的負載兩端平均電壓Udh為低壓系統負載兩端平均電壓Udl的1000倍。由公式（1）可知，當Id及f不變時，C與Ud成反比。因此，為保持高壓系統折算到低壓系統后的紋波因數S不變，則低壓系統的濾波電容Cl為高壓系統Ch的1000倍，即高壓系統為2μF時，低壓系統為2000μF。

4.2 仿真與分析

為了驗證所提出的控制策略，進行了三項仿真，分別為對10kV電源輸入且含匝數比為1:10的升壓變壓器的實際高壓系統仿真、100kV電源輸入且不含升壓變壓器的實際高壓系統的仿真以及模擬試驗用的低壓系統的仿真。仿真中負載電流如圖6（a）所示，圖6（b）～（d）分別為含升壓變壓器的實際高壓系統、不含升壓變壓器的實際高壓系統和模擬的低壓系統的輸出電壓波形。

輸出電壓的具體參數見表2。對比仿真參數與標準，仿真所得電源的輸出參數滿足相關標準對相對電壓降、相對電壓過沖及紋波因數的要求。

表2 仿真結果匯總

5 模擬試驗驗證

為了進一步驗證控制策略，在實驗室搭建低壓模擬污穢試驗系統，系統回路如圖1，參數見表1，與低壓系統仿真參數相同。調壓控制系統采用ATMEL公司的atmega128芯片，該芯片自帶10位高速A/D模塊，經電阻分壓器采樣電源實際輸出電壓，采樣速度最快可達13μs[12]，可針對反饋電壓，利用晶閘管調整交流側每半個周波的輸入，保持電源輸出的穩定。模擬低壓系統中分壓器的分壓比為61:1。模擬負載由PLC和交流接觸器控制。晶閘管的觸發部分采用光纖與控制系統隔離，以保障控制系統的安全和減少系統的干擾。

圖6 仿真結果

試驗的控制目標為250V，在本文所提出的控制策略的控制下，電源輸出電壓如圖7所示。

圖7 低壓模擬試驗結果

在輸出直流500m A，持續0.5s時間的阻性負載電流下，相對電壓降為1.8%，紋波因數為1.99%，相對電壓過沖為2.8%。

6 仿真及試驗結果分析

通過仿真及低壓模擬試驗結果，可以得出如下結論：

（1）對比圖6（b）與圖6（c），在倍壓電路輸入電壓不變的情況下，系統輸入電壓與升壓變壓器的變化不會對電源的輸出電壓產生大的影響。

（2）對比圖6（c）與圖6（d），實際高壓系統的仿真結果與模擬低壓系統的仿真結果基本相同，因此通過4.1節所述的方法，經高壓系統參數折算出的模擬低壓系統參數可靠，低壓系統同樣可以驗證所提出的控制策略。

（3）對比圖6（d）與圖7，相同回路的仿真及模擬試驗結果相吻合，仿真所得結果是可靠的。

7 結論

根據仿真及低壓模擬試驗研究，研究了直流高壓污穢試驗系統中晶閘管的控制角變化對系統的輸出性能的影響，找出且量化了相對最優的控制角變化大小，并提出了控制策略。搭建了以單片機為控制機構的快速調壓控制系統對晶閘管進行閉環控制。本系統具有實現成本低、性能穩定等優點，由該快速調壓控制系統控制的直流高壓污穢試驗電源在IEC推薦的負載電流下，輸出電壓的相對電壓降小于2%、紋波因數小于3%、相對電壓過沖小于3%，遠高于IEC及國家標準中對試驗電源的要求。

[1] 顧樂觀,孫才新.電力系統的污穢絕緣[M].重慶:重慶大學出版社,1990:67-68.

[2] 日本電氣學會通信教育會.絕緣子[M].勒寶豐,魏光大,方云橋,譯.北京:機械工業出版社,1990:172-175.

[3] Linjie Zhao,Chengrong Li,Jun Xiong,et al.An Artificial Pollution Test on Silicone Rubber Insulators under Long-time Wetted Conditions [J].2007 Annual Report Conference on Electrical Insulation and Dielectric Phenomena,2007:320-323.

[4] 張建輝,顧樂觀,孫才新.晶閘管控制直流污穢試驗電源的探討[J].高電壓技術,1985,(4):35-39.

[5] 許中榮,唐炬,蔣興良,等.600kV直流污穢試驗電源設計與仿真[J].高電壓技術,2003,29(9):10-11.

[6] G Zingales,A Zingales.HVDC Generators for wet and pollution tests[J].IEEE Transactions on Power Apparatus and Systems, 1985,104(11):3202-3208.

[7] IEC/TR261245-1993.A rtificial pollution tests on high-voltage insulators to be used on d.c. systems [S].

[8] GB/T 22707-2008.直流系統用高壓絕緣子的人工污穢試驗[S].

[9] 張仁豫,陳昌漁,王昌長.高電壓試驗技術（第二版）[M].北京:清華大學出版社,1990:71.

[10] 洪乃剛.電力電子和電力拖動控制系統的matlab仿真[M].北京:機械工業出版社,2006:62.

[11] 王兆安,黃俊.電力電子技術（第四版）[M].北京:機械工業出版社,2005:44.

[12] Atmel.8位AVR微處理器A tmega128, Rev.2467LAVR-05/04[R]. Beijing:Atmel,2005.