基于多相濾波的數字接收機的FPGA實現

摘要：給出了一種基于多相濾波的數字信道化接收機的實現方法，系統的處理帶寬為875MHz，解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機的接收盲區，采用信道重疊的方法，連續覆蓋瞬時帶寬。在信道化處理后接測頻模塊，可以消除虛假信號的輸出和提高測頻精度。整個接收機在單片FPGA中實現，能夠檢測同時到達的兩個信號，并實時輸出脈沖描述字(PDW)，經FPGA時序仿真結果驗證了算法模型的正確性和有效性。

關鍵詞：數字信道化接收機；多相濾波；參數估計；FPGA

中圖分類號：TN710－34 文獻標識碼：A 文章編號：1004－373X(2010)23－0095－04