PCM串行數據流同步時鐘提取設計
2010-04-12 00:00:00王煜文開章汪為偉魏媛
現代電子技術 2010年23期
摘要：為了產生語音調度系統中數據接收端異步接收PCM30／32路一次群串行數據流所需同步時鐘的目的，采用以分頻計數器為基礎模塊，輔以相位校正和誤校正處理模塊從已知速率PCM數據流中提取同步時鐘信號的方法，利用可編程邏輯器件和Verilog HDL硬件描述語言對該方法進行實現和仿真驗證。結果表明該方法能夠有效地利用已有串行數據流產生具備合適相位的同步采樣時鐘信號。
關鍵詞：同步時鐘；PCM；CPLD；Verilog HDL
中圖分類號：TN919－34 文獻標識碼：A 文章編號：1004－373X(2010)23－0192－03
