基于FPGA過采樣技術及實現(xiàn)

摘要：過采樣技術應用于通用模塊時，低通濾波器的參數(shù)隨著下抽取率不同而發(fā)生改變。本文設計了適合通用模塊應用的可變參數(shù)低通濾波器，并利用FPGA進行實現(xiàn)。模塊測試結果表明：可變參數(shù)濾波器設計合理，基于FPGA的過采樣模塊最高分辨率可達25bit／s。

關鍵詞：過采樣；可變參數(shù)濾波器；FPGA；插值濾波器

過采樣技術是數(shù)字信號處理者用來提高模數(shù)轉換器(ADc)性能經(jīng)常使用的方法之一，它通過減小量化噪聲，提高ADc的信噪比，從而提高ADC的有效分辨率。過采樣技術不但沒有增加額外的模擬電路，而且由于提高了有效分辨率還能簡化模擬電路，并且簡單易行，因而被數(shù)字信號處理實踐者廣泛應用于測控領域。

過采樣技術的一個關鍵環(huán)節(jié)是采樣后的低通濾波器(LPF，Low PassFilter)，沒有這個濾波器，過采樣產(chǎn)生不了任何效果。然而，許多應用中，需要測量多種信號，數(shù)據(jù)采集部分必須具有自適應特性，即根據(jù)輸入信號的頻帶能自主選擇下抽取率，過采樣后低通濾波器的特性也應隨之變化。因而，有必要設計一款參數(shù)可變的低通濾波器來滿足這種需求。

可變參數(shù)低通濾波器的設計

由2節(jié)可知，過采樣中的濾波器特性由ADC本身的分辨率和下抽取率決定。下抽取率變化，濾波器參數(shù)會發(fā)生改變，濾波器則必須重新設計。從FIR濾波器的設計流程來看，截止頻率變化后，濾波器系數(shù)會隨之變化。如果獲得截止頻率后再計算濾波器系數(shù)，會帶來大量運算量，因為每計算一組濾波器系數(shù)都要進行一次IFFT(Inverse Fourier Transform)。通常的做法是在PC機上計算出系數(shù)后，做成查找表。由于下抽取率變化，這樣的表會有很多張，會消耗大量存儲空間。而本小節(jié)采用的方法，避免了這種情況，選取一組合適的濾波器系數(shù)，便可完成多種下抽取率的濾波。

濾波器系數(shù)決定濾波器特性，理論上講，只用一組濾波器系數(shù)是不能實現(xiàn)可變參數(shù)濾波器的。由2節(jié)可知，下抽取率Ⅳ與濾波器截止頻率成反比，與阻帶衰減成正比，與濾波器長度成正比。假設下抽取率為N₀時濾波器系數(shù)h(n)，n=0，1，2，…L-1，我們怎樣通過h(n)這組基準系數(shù)來獲得N不等于N₀時的濾波器系數(shù)呢?

當N0時，只要按N₀與N的比例，跳點取濾波器系數(shù)即可。例如：當N₀=KN時，下抽取率為N時的濾波器系數(shù)h(n)=h(Kn)，n=0，1，2，…L／K-1。為敘述方便，稱N₀對應的濾波器為原型濾波器，Ⅳ對應的為抽取濾波器。圖1為濾波器系數(shù)抽取前后的幅度特性。圖1中的實線為原型濾波器幅度特性，L=4N=4·4⁶，虛線為在原型濾波器系數(shù)基礎上進行4倍下抽取后的幅度特性，點劃線為原型濾波器系數(shù)進行16倍下抽取后的幅度特性。可以看出，抽取濾波器的阻帶衰減和阻帶截止頻率均發(fā)生了變化，并且變化趨勢與設計要求一致，因此，適當調(diào)整參數(shù)便能滿足設計要求。

下抽取率N0的情況實現(xiàn)較為容易，然而當N>N₀時，濾波器系數(shù)大于基準系數(shù)，此時怎樣設計濾波器來滿足要求呢?我們采用原本用來實現(xiàn)高計算效率的窄帶低通濾波器的插值FIR濾波器，來實現(xiàn)低通濾波器參數(shù)的變化。

插值FIR濾波器是在L抽頭、非遞歸線性FIR濾波器的性能基礎上，將L抽頭的FIR濾波器各個抽頭之間的一個單延遲，用K個單位延遲代替而設計形成的，K為擴展因子，是一個整數(shù)，如圖2所示。原來的FIR濾波器稱為原型濾波器，具有擴展延遲的濾波器稱為整形子濾波器。

原型FIR濾波器在z域的傳遞函數(shù)為：

圖3給出了K=3個單位延遲在頻域的影響。時域濾波器沖激響應擴展K倍，導致頻域|H_p(ω)|幅度響應壓縮K倍，如圖3(b)。圖中那些以1／K整數(shù)倍為中心、重復出現(xiàn)的|H_sh(ω)|的通帶稱為虛像。只要將這些虛像濾除，就能獲得衰減特性不變，截止頻率為原濾波器截止頻率1／K的濾波器，恰好符合過采樣后低通濾波器截止頻率與下抽取率成反比的特性，因而可用于過采樣中可變參數(shù)濾波器的設計。此處、濾除虛像的濾波器稱為壓制虛像濾波器。

插值濾波器其實是整形子濾波器和壓制虛像濾波器的級聯(lián)。整形子濾波器很好實現(xiàn)，只要在原型濾波器系數(shù)的基礎上按要求插入零值即可。下面主要看壓制虛像濾波器的設計。當下抽取率大于一定值時，低通濾波器為窄帶濾波器，則整形濾波器的虛像也為一窄帶。平均濾波器的幅度響應在1肛的整倍數(shù)處為一窄帶陷波器，可以濾除整形濾波器產(chǎn)生的虛像。虛像出現(xiàn)在1／K的整倍數(shù)處，因此，只要使得作為壓制虛像濾波器的平均濾波器的長度滿足L_ir=mK，m=1，2，…，便可以濾除虛像。

圖4為L_p=256，K=3，L_i=K時，原型濾波器、整形濾波器、壓制虛像濾波器和最后獲得的插值濾波器的幅度響應，原型濾波器為FIR切比雪夫濾波器。從圖4(a)可以看出，虛像出現(xiàn)的位置與平均濾波器的零點位置對齊，從而抑制了虛像。由于L_i太小，平均濾波器的旁瓣寬度較大，陷波帶大于虛像帶寬，導致虛像的抑制沒有達到濾波器要求的阻帶衰減。但是，虛像所處頻率與過采樣頻率相當，此處出現(xiàn)的噪聲僅為量化噪聲，此處衰減特性只要將其抑制到ADC分辨率提高后的量化噪聲水平，即滿足過采樣的要求。例如：ADC分辨率經(jīng)過采樣后提高6位，其要求的衰減特性為－36.1dB，而圖4(a)插值濾波器虛像處的衰減為52dB，足以滿足大部分設計的要求。

插值濾波器在過采樣中的實現(xiàn)的流程為：在原型濾波器進行K倍內(nèi)插后，再做K點的平均濾波即可。看上去需要兩步才能實現(xiàn)低通濾波，實際上，由于整形和平均濾波的特性，我們可以一步完成濾波。由式(3)可知，整形子濾波器的輸出為：

由式(4－9)可知，插值濾波器輸出是將K點值平均后，再與原型濾波器系數(shù)加權平均的結果。可以看出、實現(xiàn)方式很簡單。

過采樣技術在FGPA的實現(xiàn)

一些通用的數(shù)據(jù)采集模塊需要實現(xiàn)多種信號的測量，注重模塊的通用性，因此，放大、濾波等信號預處理電路這樣的個性事物是不被允許存在的。將過采樣技術應用于通用模塊，省略信號預處理電路，根據(jù)信號特點，選取合適的過采樣率和下抽取率，平衡最終采樣率和分辨率，來獲取要求的測量精度。根據(jù)通用模塊的要

求，設計了圖5所示結構來實現(xiàn)通用模塊的過采樣技術。

由圖5可知，F(xiàn)PGA實現(xiàn)了以下功能：產(chǎn)生ADC時序，控制ADC的采樣頻率；以ADC轉換結束標志位為觸發(fā)信號，讀取ADC的轉換數(shù)據(jù)；為濾除ADC輸出信號的量化噪聲和減小數(shù)據(jù)量，實現(xiàn)低通濾波和減采樣模塊；配置一塊ROM區(qū)，用于存儲濾波器系數(shù)，用于濾波器的實現(xiàn)；為與外部處理引擎進行通訊，實現(xiàn)UART接口協(xié)議；為使個模塊協(xié)調(diào)工作，采用鎖相環(huán)產(chǎn)生不同頻率的時鐘。

而模塊的工作流程為：處理引擎將待測信號的頻率通過UART傳給低通濾波和減采樣模塊，該模塊根據(jù)該頻率設置濾波器參數(shù)和減采樣的下抽取率；ADC時序模塊產(chǎn)生CNVST，啟動ADC進行采樣，BUSY信號觸發(fā)數(shù)據(jù)讀取模塊將數(shù)據(jù)讀入：低通濾波器和減采樣模塊根據(jù)設置好的參數(shù)和下抽取率對讀人的數(shù)據(jù)進行處理，處理完畢后，再將數(shù)據(jù)通過DART傳到處理引擎做后續(xù)處理。

模塊中的ADC選用的是ADI公司的AD7674，18位、800KSPS逐次逼近型模數(shù)轉換器，具有較高的數(shù)據(jù)通過率。支持差分輸入模式，其內(nèi)部采樣保持電路的負載可調(diào)，5V單電源供電。器件內(nèi)部還集成了轉換時鐘、基準緩沖器及錯誤校準電路，并具有功能強大的串口和并口，與3v和5v電平兼容。而FPGA則選用的是AlteraCydoneⅡ-EP2C8Q208C8，包括5個部分：可編程輸入／輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源和底層嵌入功能單元。

基于AD7674和EP2C8，該模塊設計獲得的相關參數(shù)為：

(1)下抽取率N4¹－4⁷，過采樣率M=3.122N，由于ADC的最高采樣頻率為800KSPS，則該模塊可用于0Hz～32kHz信號的測量；

(2)ADC的本身分辨率為18位，過采樣后達到的最大分辨率為25位；

(3)ADC基準電壓為4.096V，最高分辨率時可分辨的信號大小為：LSB=4.096/2²⁵V=0.122μV；

(4)為使ADC達到25位分辨率，除滿足下抽取率N=4⁷外，還必須保證低通濾波器的阻帶衰減符合過采樣的要求。由式(1)和(2)可知，阻帶衰減R₀=64.3dB。使用切比雪夫最佳逼近法獲得濾波器系數(shù)，通過計算及考慮到設計余量，得到濾波器長度L=4N，N=4⁷時，實際阻帶衰減為R₀=75dB：利用MATLAB軟件中的函數(shù)CHEBWIN(L，R₀)獲得濾波器系數(shù)：將濾波器系數(shù)量化成8位，并進行16倍下抽取，抽取后的值對應為N=4⁵時的濾波器系數(shù)。將其存入FPGA的ROM區(qū)，以此為基準得到其他下抽取率的濾波器系數(shù)。

(s)實現(xiàn)該模塊消耗的FPGA資源為：7275個LE(88％)，65544個memorybits(40％)，24個9位乘法器(67％)，27個I／O口(20％)1個PLL(50％)。

實驗結果和分析

為考察模塊設計的正確性，對其進行了測試。主要分為兩個部分。第一部分為低通濾波器的測試。首先以N=1024為例。驗證實際濾波器的幅度特性是否與設計的一致，然后驗證可變參數(shù)低通濾波器設計的正確性。第二部分則以心電信號為例，驗證模塊分辨率與過采樣率的關系。

圖6為N=1024時，MATLAB設計的濾波器幅度特性和實測的濾波器幅度特性的比對。測試方法為：ADC的采樣率為800kHz，下抽取率為1024，最終采樣率為；給系統(tǒng)加入3v不同頻率的正弦波，頻率范圍為5Hz－360Hz：獲得的數(shù)據(jù)傳到PC上，用MATLAB計算各組數(shù)據(jù)的FFT獲得幅度值；假設5Hz的正弦波經(jīng)過系統(tǒng)后幅度不發(fā)生衰減，以此為基準計算各頻率點的衰減情況。由圖6可知，實測的幅度特性與設計的基本一致。不足之處是，受采樣率的限制，被測信號頻率不能大于采樣率的一半，我們只能得到部分采樣點的衰減情況。

圖7是可變參數(shù)濾波器在不同下抽取率時的幅度特性。為驗證改變參數(shù)時濾波器是否正常工作，給系統(tǒng)輸入信號為2V、20Hz正弦波和0.95V、90Hz正弦波的加性信號，ADC分別以采樣率12.5kHz、50kHz、200kHz、800kHz對加性信號采樣，下抽取率依次為64、256、1024、4096，則四組數(shù)據(jù)的最終采樣率均為195Hz。以20Hz正弦波為基準，驗證90Hz正弦波的衰減情況。圖7中每條曲線上的黑點對應的是90Hz的衰減特性，分別為：15.345dB、15.504dB、15.54dB、14.958dB。圖8是信號經(jīng)過系統(tǒng)后的頻譜分析。由圖8可知，90Hz的正弦波明顯得到了抑制，其衰減分別為：16.896dB、14.408dB、17.345dB、14.804dB，實測的數(shù)據(jù)與設計的基本一致，說明各參數(shù)下的濾波器能正常工作。另外，圖8中三個小的尖峰，分別為50Hz干擾和20Hz的諧波。

圖9是系統(tǒng)測得的實驗室某同學的心電波形。由圖9可知，隨著下抽取率的增大，心電信號的細節(jié)越來越清楚，即分辨率越來越高。因此，隨者下抽取率的增大，系統(tǒng)的分辨率是增加的。

綜上所述，基于過采樣技術的通用數(shù)據(jù)采集模塊可以根據(jù)被測信號的不同，改變自身的參數(shù)，達到測量要求，同時，也完成了可變參數(shù)低通濾波器的硬件實現(xiàn)。

結語

為減小通用數(shù)據(jù)采集模塊的體積和成本，將過采樣技術應用于模塊的ADc中。由于通用模塊測量多種信號，為達到過采樣對低通濾波器的要求，設計了可變參數(shù)低通濾波器。該濾波器簡單易行，并且計算效率高，在本文設計的通用模塊中，每獲得一個采樣點，最多只需進行4次18bits×8bits的乘法運算。

此外、本文從硬件上實現(xiàn)了該模塊的設計，并對模塊進行了測試，最后以心電為例，驗證了參數(shù)的可變件。