一種帶熱滯回功能的CMOS溫度保護(hù)電路

湯 洵 張 濤

摘 要:基于 CSMC 0.5 μm CMOS工藝設(shè)計(jì)了一種帶熱滯回功能的高精度溫度保護(hù)電路,利用晶體管PN結(jié)和PTAT電流相反的溫度特性,極大地提高了溫差鑒別的靈敏度。Cadence Spectre 仿真結(jié)果表明,該電路對(duì)溫度靈敏度高,功耗低,且其熱滯回功能可有效防止熱振蕩。比普通單PN結(jié)的溫度保護(hù)電路具有更高的靈敏度和精度,可廣泛用于各種功率芯片內(nèi)部。

關(guān)鍵詞:CMOS;溫度保護(hù);PTAT電流;熱滯回

中圖分類號(hào):TN43

0 引 言

隨著集成電路技術(shù)的廣泛應(yīng)用及集成度的不斷增加,超大規(guī)模集成電路(VLSI)的功耗、芯片內(nèi)部的溫度不斷提高,溫度保護(hù)電路已經(jīng)成為了眾多芯片設(shè)計(jì)中必不可少的一部分。本文在CSMC 0.5 μm CMOS工藝下,設(shè)計(jì)一種適用于音頻功放的高精度帶熱滯回功能溫度保護(hù)電路。

1 電路結(jié)構(gòu)設(shè)計(jì)

整個(gè)電路結(jié)構(gòu)可分為啟動(dòng)電路、PTAT電流產(chǎn)生電路、溫度比較及其輸出電路。下面詳細(xì)介紹各部分電路的設(shè)計(jì)以及實(shí)現(xiàn)。文中所設(shè)計(jì)的溫度保護(hù)整體電路圖如圖1所示。

[BT3]1.1 啟動(dòng)電路

在與電源無(wú)關(guān)的偏置電路中有一個(gè)很重要的問(wèn)題,那就是“簡(jiǎn)并”偏置點(diǎn)的存在,每條支路的電流可能為零,即電路不能進(jìn)入正常工作狀態(tài),故必須添加啟動(dòng)電路,以便電源上電時(shí)擺脫簡(jiǎn)并偏置點(diǎn)。上電瞬間,電容獵上無(wú)電荷,M7柵極呈現(xiàn)低電壓,M7~M9導(dǎo)通,PD(低功耗引腳)為低電平,M3將M6柵壓拉高,由于設(shè)計(jì)中M2寬長(zhǎng)比較小,而此時(shí)又不導(dǎo)通,Q1~Q4支路導(dǎo)通,電路脫離“簡(jiǎn)并點(diǎn)”;隨著M6柵電位的繼續(xù)升高,M2導(dǎo)通,M3源電位急劇降低,某時(shí)刻M3被關(guān)斷,啟動(dòng)電路與偏置電路實(shí)現(xiàn)隔離,電容獵兩端電壓恒定,為M7提供合適的柵壓,偏置電路正常工作。然而,當(dāng)PD為高電平時(shí),M4導(dǎo)通,將M6,M10的柵電位拉低,使得整個(gè)電路處于低功耗狀態(tài)。

在這一部分,M11,M12,M14,M15組成低壓共源共柵電流鏡,并且有相同的寬長(zhǎng)比,使兩條支路電流相等。該結(jié)構(gòu)與一般的共源共柵結(jié)構(gòu)相比,可以提高等效溝道長(zhǎng)度,從而增大輸出電阻,提高電路的PSRR性能;并且這種兩管組合結(jié)構(gòu)可消耗較低的電壓壓降,從而增大輸出電壓擺幅,改善芯片低壓工作特性。

與此同時(shí),M7~M10這條支路為偏置電路提供了負(fù)反饋,以減小電源電壓對(duì)偏置電流的影響,使得電路在平衡狀態(tài)時(shí)保證X,Y兩點(diǎn)電壓相等。然而,反饋的引入也為偏置電路引入了不穩(wěn)定的因素,這里M13和M7構(gòu)成了一個(gè)兩級(jí)閉環(huán)運(yùn)放,為保證偏置電路的穩(wěn)定,必須進(jìn)行補(bǔ)償。通過(guò)電容獵將主極點(diǎn)設(shè)置在第一級(jí)運(yùn)放M13的輸出端,從而保證了電路的穩(wěn)定性[7]。若Q3發(fā)射區(qū)的面積是Q4發(fā)射區(qū)面積的玭倍,流過(guò)的電流大小均為獻(xiàn),則:

由式(9)可知,流經(jīng)R1У牡緦饔氳繚次薰,只與絕對(duì)溫度成正比,即得到PTAT電流。

[BT3]1.3 溫度比較及輸出電路[8]

由于晶體管的BE結(jié)正向?qū)妷壕哂胸?fù)溫度系數(shù);PTAT電流進(jìn)行獻(xiàn)[CD*2]V變換產(chǎn)生電壓具有正溫度特性;利用這兩路電壓不同的溫度特性來(lái)實(shí)現(xiàn)溫度檢測(cè),產(chǎn)生過(guò)溫保護(hù)信號(hào)的輸出[9]。

M26獈M30,M33,M34構(gòu)成一個(gè)兩級(jí)開(kāi)環(huán)比較器,反相器的接入是為了滿足高轉(zhuǎn)換速率的要求。M31,M32是低功耗管,M23獈M25的作用是構(gòu)成一個(gè)正反饋回路,以防止在臨界狀態(tài)發(fā)生不穩(wěn)定性,同時(shí)又為電路產(chǎn)生了滯回區(qū)間。

比較器的兩個(gè)輸入端電壓分別記為玍璔和玍璕;玀17獈M22用來(lái)鏡像基準(zhǔn)源電路產(chǎn)生的PTAT電流,這里它們與M14有著相同的寬長(zhǎng)比。因此流經(jīng)這三條支路的電流都為獻(xiàn)㏄TAT。在常溫下,M25截止,玆2完成對(duì)PTAT電流的獻(xiàn)[CD*2]V變換,即玍璕=2獻(xiàn)㏄TAT玆2,此時(shí)玍璕<玍璔,比較器輸出為低電平。隨著溫度的升高,獻(xiàn)㏄TAT不斷增大,玍璕也隨之增大。與此同時(shí),晶體管BE結(jié)正向?qū)妷韩V璔以2.2 mV/℃的速度下降。當(dāng)玍璕=玍璔的瞬間,比較器發(fā)生翻轉(zhuǎn),使得輸出為高電平,從而啟動(dòng)溫度保護(hù)。在溫度保護(hù)啟動(dòng)的同時(shí),M25開(kāi)始導(dǎo)通。此時(shí),流過(guò)玆2上的電流變?yōu)閮刹糠?一部分是原來(lái)就存在的M19獈M22提供的偏置電流,另一部分就是新引入的由㎝23獈狹25提供的電流。這樣做的好處是在溫度下降時(shí),只有在溫度低于開(kāi)始的關(guān)斷溫度一定值時(shí)才能重新工作,相當(dāng)于在關(guān)斷點(diǎn)附近形成熱遲滯,有效地防止了熱振蕩現(xiàn)象的發(fā)生。

2 仿真結(jié)果及分析

以下是對(duì)各部分電路進(jìn)行仿真的結(jié)果,仿真工具是Candence Spectre,模型采用華潤(rùn)上華公司的0.5 μm的玭阱CMOS工藝[10]。

圖2是PTAT電流隨溫度變化曲線。仿真結(jié)果表明,該曲線線性度較好,符合PTAT電流特性。常溫下,在電源為5 V的情況下,功耗僅為0.4mW。可見(jiàn),其功耗非常低。

[JP2]圖4是溫度分別從0~150 ℃和150~0 ℃掃描時(shí)比較器輸出狀態(tài)的變化。由圖可見(jiàn),當(dāng)溫度由低到高上升至84.1 ℃時(shí),電路輸出狀態(tài)由低電平翻轉(zhuǎn)成高電平,實(shí)現(xiàn)了芯片的過(guò)溫保護(hù);只有當(dāng)溫度回落到72 ℃時(shí),電路才恢復(fù)原狀態(tài),實(shí)現(xiàn)了約12 ℃的滯回溫度。改

3 結(jié) 語(yǔ)

為保證芯片在工作時(shí)不因溫度過(guò)高而被損壞,溫度保護(hù)電路是必須的。這里所設(shè)計(jì)的溫度保護(hù)電路對(duì)溫[LL]度靈敏性高,功耗低, 其熱滯回功能能有效防止熱振蕩現(xiàn)象的發(fā)生,相比一般單獨(dú)使用晶體管BE結(jié)的溫度保護(hù)電路具有更高的靈敏度和精度,可廣泛用于各種功率芯片內(nèi)部。

參 考 文 獻(xiàn)

[1][美]畢查德?拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,譯.西安:西安交通大學(xué)出版社,2003:309[CD*2]327.

[2]Serra[CD*2]Graells F,Huertas J L.Sub[CD*2]1 V CMOS ㏄roportional[CD*2]猼o[CD*2]Absolute Temperature Reference [J].IEEE Journal on Solid[CD*2]state Circuit,2003,38 (1):84[CD*2]88.

[3]文武,文治平,張永學(xué).一種高精度自偏置共源共柵的CMOS 帶隙基準(zhǔn)源[J].微電子學(xué)與計(jì)算機(jī),2008,25(8):711[CD*2]714.

[4]Banba H.A CMOS Bandgap Reference Circuit with Sub[CD*2]1 V Operation[J].IEEE Journal on Solid[CD*2]state Circuit,1999,34:670[CD*2]674.

[5]張孝坤,王繼安.一種可用于模塊化設(shè)計(jì)的熱關(guān)斷電路[J].微電子學(xué)與計(jì)算機(jī),2007,24(6):130[CD*2]136.

[6]潘飛蹊,俞鐵剛,郭超,等.一種高精度帶隙基準(zhǔn)源和過(guò)溫保護(hù)電路[J].微電子學(xué),2005,35(2):192[CD*2]195.

[7]Phillip E Allen,Douglas R Holberg.CMOS模擬集成電路設(shè)計(jì)[M].北京:電子工業(yè)出版社,2005.

[8]石偉韜,蔣國(guó)平.一種高穩(wěn)定低功耗CMOS 過(guò)熱保護(hù)電路的設(shè)計(jì)[J].電子器件,2006,29(2):330[CD*2]334.

[9]Nagel M H,Fonderie M J.Integrated 1 V Thermal Shutdown Circuit [J].IEEE Electronics Letters,1992,28 (10):969[CD*2]970.

[10]韓雁,洪慧.集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程[M].杭州:浙江大學(xué)出版社,2007.