基于 MIL-STD-1553B協議的遠程終端的 FPGA實現

孫 濤,張華春

(1.中國科學院電子學研究所,北京 100190;2.中國科學院研究生院,北京 100189)

SUN Tao1,2,ZHANGHuachun1*

1.Institute of Electronics,The Chinese Academy of Sciences,Beijing 100190,China;

2.Graduate University,The Chinese Academy of Sciences,Beijing 100189,China

1553B總線協議是由美國軍方在上世紀 70年代制定的[1],被廣泛應用于航空、航天等實時性和可靠性要求高的軍事領域。目前支持該標準的商用芯片有 HOLT公司的 HI-61XX系列,DDC公司的 BU-6517X,BU-615XX系列等,這些芯片都是由美國生產的,價格昂貴。而使用 FPGA設計實現相應的遠程終端協議[2],外接收發器完成 1553B遠程終端的功能,可以降低成本,簡化配置過程,增加使用靈活性。

1 1553B總線及遠程終端節點

1553B協議采用雙向曼徹斯特碼,數據在總線上以串行脈沖形式傳輸,其傳輸速率為 1 Mbit/s。總線傳輸的信息字有三種,分別是命令字、數據字和狀態字,見表 1。1553B總線上連接的節點類型分為三類：總線控制器(BC)、遠程終端(RT)和總線監視器(MT)[3]。

遠程終端節點支持的操作包括：①識別總線控制器的命令字是否有效,②對有效的命令字,按有效命令字所規定的方式做出響應并進行操作,③接收發送有效的數據字和狀態字,④實現與微處理器之間的信息交換。

表 1 1553B信息字的幀結構

2 遠程終端的 FPGA實現

1553B協議遠程終端節點的系統結構框圖如圖1,一端通過接口管理模塊與微處理器相連接,一端通過編碼器與解碼器與總線相連接。位流控制模塊負責信息傳遞和數據交換,實現節點功能。

圖 1 系統結構框圖

2.1 接口管理模塊

該模塊主要功能是實現 FPGA模塊與微處理器之間的數據交換[4]。由于微處理器總線為 8位,1553B的信息字為 16位,因此該模塊需要在讀寫時實現 8位與 16位間的轉換。這就需要通過兩次置高地址鎖存,讀寫使能,規定第一次為高 8位,第二次為低 8位。讀取時第一次讀使能讀高 8位,第二次讀使能讀低 8位。

2.2 寄存器和內存管理模塊

為保證可擴展性,寄存器部分預留了 17組寄存器,包括配置寄存器、命令寄存器、中斷寄存器等[5]。這些寄存器主要用于狀態信息的存儲和功能參數的設置,如 RAM的 A/B區域選擇,復位,設置 RT地址,產生中斷。

內存部分使用一個 16×4 096 bit的雙口 RAM,由微處理器和位流控制模塊進行時分讀寫,完成微處理器與 1553B總線間的數據交換。RAM分為A、B兩個區域,當前時刻只有一個處于激活狀態,主要地址分配見表 2,堆棧用來存放消息描述符,每4個字描述一條消息。RT命令堆棧指針指向當前消息的消息描述符的第一個字。查找表對應的是子地址,存放的是指向數據塊的指針。整個查找表包括 32個接收子地址、發送子地址、廣播子地址和子地址控制字,其中子地址控制字指定了對應 RT子地址的內存管理和中斷機制。數據塊用來存放數據字。

表 2 RT內存映射

2.3 編解碼器

編碼器與解碼器相互獨立,由時鐘管理模塊提供時鐘,完成同步頭檢測、時鐘對準、曼徹斯特編解碼、串并轉換和奇偶校驗等功能。

解碼器的輸入是總線信息序列,輸出是信息字類型、16位信息字和奇校驗結果。解碼器時鐘頻率為 8 MHz,由時鐘管理模塊對 FPGA時鐘分頻得到。首先,來自總線的信息序列進入移位寄存器,進行同步頭檢測。得到一個有效的同步頭后,將同步頭類型緩存,開始進行曼徹斯特解碼。對每位碼字采樣8次,在曼徹斯特跳變沿處取值,作為解碼值,同時每隔 1 000 ns采樣一次,與跳變沿處的取值對比,驗證是否正確。對解碼得到的新序列計算奇校驗,將校驗結果緩存。最后輸出信息字類型、16位信息字和校驗結果。

編碼器的輸入是信息字類型和 16位信息數據,輸出是串行編碼。命令字解析完畢后,需要回送狀態字或發送數據字,這個功能由編碼器完成。位流控制模塊先把需要發送的信息寫入相應的 RAM區,在得到發送命令后,位流控制模塊中的狀態機每次為編碼器輸入一個信息字,編碼器計算奇校驗,生成反相字,完成曼徹斯特編碼,根據信息字類型為序列添加同步頭,最后按照時鐘管理模塊提供的2 MHz時鐘按位發送,這樣就保證了總線上傳輸速率為 1 Mbit/s。

2.4 位流控制模塊

位流控制模塊是整個遠程終端硬件系統的核心模塊,完成狀態機的跳轉,實現各個邏輯模塊間的數據交換。位流控制模塊的流程見圖 2。

圖2 位流控制模塊的處理流程

進入數據處理狀態后,如果要求遠程終端接收數據字,則先從配置寄存器 1的 bit 13得到使用RAM區域 A還是區域 B,假設使用區域 A,則①從RAM中地址為 0x0100的位置讀取本條消息的描述符堆棧地址,②從相應查找表地址中讀取子地址控制字,判斷相應 RT子地址的 RAM管理和中斷機制,③從相應查找表地址中讀取數據塊地址,④描述符堆棧的四個字由下向上一次寫入當前命令字、數據塊地址、時間標記字和塊狀態字,⑤在堆棧指針位置寫入本條消息堆棧描述符的地址,⑥向數據塊中寫入接收到的數據字,⑦數據字全部接收完畢后,返回相應狀態字⑧產生中斷,通知微處理器數據接收完畢。如果命令字要求遠程終端發送數據,則執行③后,在相應位置寫入狀態字,從數據塊地址中讀取數據字,置發送使能,通過編碼器發送要求個數的數據字。不同狀態對 RAM區域的訪問如圖3所示。廣播處理狀態與數據收發類似,不做狀態字回復。方式代碼處理狀態,根據 1553B總線標準對不同的方式代碼進行相關的位操作。

1553B協議字為 16 bit,堆棧大小為 256 K,描述一條消息需要 4個字,因此 RAM區最多可緩存 32條消息。對于每條消息,又對應著 32個子地址,可以存儲 32個數據字。微處理器對 FPGA進行初始配置時[6],先將數據塊地址,子地址控制字等信息寫入相應的查找表固定地址內,當接收到命令字后,按命令字要求,將接收到的數據按對應子地址控制字要求的模式寫入相應子地址的數據塊中,或者從相應的子地址數據塊中讀取數據發送到總線上。

當檢測出同步頭 111 000時,則說明檢測到了一個命令字,通過命令字解析,得到節點標識符 RT_ID、接收發送標識符 T/R、子地址(方式代碼)SUB_ADDR和數據字個數(方式代碼數據)DW_NUM。首先由 RT地址識別子模塊驗證 RT_ID,如果是11111,則進入廣播處理狀態;如果與節點 id相同,則判斷子地址,若子地址是 00000或 11111,則是方式代碼,進入方式代碼處理狀態;若子地址在 00000與 11111之間,則是數據傳遞,進入數據處理狀態。

圖 3 RT內存的管理

3 綜合仿真

本文采用 Xilinx公司的 Spartan3E系列XC3S500E芯片[7],設計過程采用 Verilog HDL硬件描述語言[8],并在 Xilinx ISE9.2平臺上完成整體模塊的設計、綜合,用 Modelsim SE 6.5完成仿真。

圖 4 接收數據過程仿真圖

圖 4是對 RT接收數據的仿真結果：微處理器初始化堆棧指針和子地址查找表。clk為 16MHz的時鐘,rx為總線上的數據,tx為 RT響應的狀態字。接收完畢后,FGPA向微處理器發出中斷信號,微處理器讀取中斷寄存器的信息后,從 RAM中以堆棧指針為起點讀取數據,得到接收的兩個數據字是 0x1234和 0x5678,結果表明接收正確。圖 5是對 RT回送數據的仿真結果,表明 RT對命令字做出正確響應。

圖 5 發送數據過程仿真圖

4 總結

本文闡述了一種基于 FPGA的 MIL-STD-1553B協議遠程終端的設計方法。通過微處理器的配置,本模塊可以方便的實現 1553B總線網絡中遠程終端節點的主要功能,發送接收數據,廣播以及方式代碼等,有成本低、使用方便等優點。設計中預留了寄存器結構,可以將其他功能擴展到模塊上,從而實現較完整的支持 1553B總線協議的硬件模塊。

[1] CONDOE ENGINEERING INC.Mil-Std-1553 Tutorial[S].Santa Barbara,CA93103,2004.

[2] 張羽,胡玉貴,殷奎喜等.基于 FPGA的多串口擴展實現[J].電子器件,2009,32(1)：233-236.

[3] 張傳武,黃勤珍.Mil-Std-1553總線協議分析[J].西南民族大學學報自然科學版,2007,33(2)：381-383.

[4] 羅一峰,蔡嵩.基于 1553B總線的接口設計與實現[J].現代電子技術,2006,29(2)：71-73,76.

[5]ACE/Mini-ACE Series BC/RT/MT Advanced Communication Engine Integrated 1553 Terminal User's Guide[S].Data Device Corporation.1999.

[6] 歐偉明.基于 FPGA和 MCU的 200通道 A/D轉換器的設計[J].電子器件,2007,30(4)：1234-1238.

[7] 田耕,徐文波.Xilinx FPGA開發使用教程[M].清華大學出版社,2008,11.

[8] 夏宇聞.Verilog數字系統設計教程(第 2版)[M].北京：北京航空航天大學出版社,2008,1.