共漏極雙功率MOSFET封裝研究

畢向東

（廣東省粵晶高科股份有限公司，廣州 510663）

1 引言

共漏極雙N溝道或者雙P溝道功率MOSFET的兩只寄生體二極管反向串聯(lián)，當(dāng)一只MOSFET關(guān)閉時(shí)，其寄生體二極管可以傳導(dǎo)電流，所以共漏極雙功率MOSFET具有雙向電流傳輸特性，因而特別適用于鋰電池和鋰電池組的充放電保護(hù)電路。鋰電池能量密度大的優(yōu)良特性仍不斷提升，鋰電池的體積也越來(lái)越輕薄短小，繼而要求其充放電保護(hù)電路模組體積相應(yīng)地縮小。

所以近年來(lái)應(yīng)用于鋰電池市場(chǎng)的共漏極雙N溝道或者雙P溝道功率MOSFET的封裝外形也越來(lái)越小，封裝效率越來(lái)越高，而封裝的電、熱性能也有所提高。

2 共漏極雙功率MOSFET及應(yīng)用特點(diǎn)

一般負(fù)極保護(hù)原理的鋰電池保護(hù)電路示意圖如圖1，使用共漏極雙N溝道功率MOSFET。若是正極保護(hù)原理，則使用共漏極雙P溝道功率MOSFET。共漏極雙功率MOSFET分別控制鋰電池的充電和放電回路的通斷，還起著隔離電池保護(hù)系統(tǒng)負(fù)載的作用。由于共漏極雙功率MOSFET與系統(tǒng)負(fù)載串聯(lián)且具有一定的導(dǎo)通電阻RS1S2（ON），即相當(dāng)于單個(gè)功率MOSFET導(dǎo)通電阻的2倍（RS1S2（ON）=2×RDS（ON）），在大負(fù)載電流條件下，將消耗大量無(wú)用功率，損耗較多的電池電量，縮短電池單次充電的使用周期。同時(shí)，雙功率MOSFET的導(dǎo)通電阻消耗無(wú)用功率導(dǎo)致電路模組和電池包溫升和發(fā)熱，損害電池使用的可靠性和安全性。所以，縮小器件的導(dǎo)通電阻成為提高共漏極雙功率MOSFET性能指標(biāo)的關(guān)鍵因素。

3 傳統(tǒng)封裝技術(shù)及其缺陷與克服

目前傳統(tǒng)的共漏極雙功率M OS F ET多采用TSSOP-8封裝，其封裝外形、內(nèi)部互連結(jié)構(gòu)如圖2所示。以耐壓20V、額定電流7A的功率MOSFET為例，雙芯片面積一般不超過(guò)1.20mm×0.95mm，TSSOP8封裝占位面積為6.4 mm×3.0mm，所以封裝效率即芯片/封裝面積之比僅為6%。共漏極雙功率MOSFET一般屬于高密度溝槽柵極工藝器件，芯片導(dǎo)通電阻可低至20mΩ以下，此時(shí)封裝電阻就不容忽略。由圖2（b）可直觀看出，由于芯片小、封裝框架大，源極焊線較長(zhǎng)，長(zhǎng)度約為1.6mm，以45.7μm銅線計(jì)算，單條焊線電阻高達(dá)17m Ω，導(dǎo)致封裝電阻較大，最終器件的導(dǎo)通電阻RDS（ON）增加。

為克服長(zhǎng)焊線引入較大封裝電阻的問(wèn)題，可采用分開(kāi)劃片、再分開(kāi)貼片的方式，使兩只芯片對(duì)稱地靠近兩側(cè)焊腳位，見(jiàn)圖3，可縮短焊線長(zhǎng)度至0.91mm，以45.7μm銅線計(jì)算，單條焊線的電阻為10mΩ，減小了7 mΩ。此外，焊線縮短減少了原材料消耗，降低了成本。高可靠性場(chǎng)合需求的共漏極雙功率MOSFET常采用金焊線，若焊線長(zhǎng)度由1.6mm縮短為0.91mm，長(zhǎng)度縮短43%，以源極焊3條45.7μm金線計(jì)算，可節(jié)省成本40%以上，若以源極焊5條45.7μm金線計(jì)算，可節(jié)省成本60%以上。焊線縮短的另一個(gè)優(yōu)點(diǎn)是抗焊線漂移和焊線坍塌能力增強(qiáng)，提高了產(chǎn)品可靠性和封裝良率。

但是分開(kāi)劃片、再分開(kāi)貼片的封裝方式需要增加劃片次數(shù)、點(diǎn)膠次數(shù)和貼片次數(shù)，降低了生產(chǎn)效率，也降低了產(chǎn)品質(zhì)量的一致性和穩(wěn)定性。

4 替代改進(jìn)型封裝技術(shù)

針對(duì)TSSOP8封裝效率偏低和生產(chǎn)效率降低的問(wèn)題，又相繼開(kāi)發(fā)出了小型化的SOT26和共漏極焊盤(pán)暴露的SOT26-FLMP，如圖4。SOT26和SOT26-FLMP的封裝占位面積都是3.0mm×3.0mm，封裝上述1.20mm×0.95mm雙芯片，封裝效率與TSSOP8相比提高了1倍多，達(dá)到了13%。SOT26-FLMP封裝底部漏極焊盤(pán)外露，更有利于散熱，提高系統(tǒng)的可靠性和安全性。

圖5 是SOT26封裝共漏極雙功率MOSFET內(nèi)部互連結(jié)構(gòu)示意圖，封裝的引線架進(jìn)行了重新設(shè)計(jì)，仍然保持兩只芯片劃在一起，單次點(diǎn)膠再完成貼片工藝，提高了生產(chǎn)效率、產(chǎn)品質(zhì)量一致性和穩(wěn)定性。同時(shí)，封裝外形體積緊湊，較短的源極焊線長(zhǎng)度不引入額外的封裝電阻。

5 封裝技術(shù)發(fā)展趨勢(shì)

未來(lái)共漏極雙功率MOSFET的封裝將向著微型化、先進(jìn)微互連方式和良好散熱結(jié)構(gòu)方向發(fā)展。圖6是共漏極雙功率MOSFET封裝演進(jìn)圖，可以看出封裝外形更加微小，封裝效率越來(lái)越高，直到CSP/WLCSP級(jí)別，封裝效率可接近100%。

從圖6中還可以看出，微互連方式和散熱結(jié)構(gòu)仍在改善和提高。低弧度焊線和焊球倒裝互連使得導(dǎo)通電阻降低。從傳統(tǒng)的翅形引腳到縮短的平坦引腳、超薄型封裝再到漏極焊盤(pán)暴露的封裝結(jié)構(gòu)，使得器件熱阻抗降低，散熱效果增強(qiáng)，如圖7所示。

6 結(jié)束語(yǔ)

傳統(tǒng)的共漏極雙功率MOSFET采用TSSOP8封裝，分開(kāi)劃片和分開(kāi)貼片的方式與單次劃片和單次貼片的方式相比，具有較短的源極焊線長(zhǎng)度，降低了物料成本，具有更低的導(dǎo)通電阻，提升了器件的關(guān)鍵電性能指標(biāo)，但是降低了生產(chǎn)效率，損害了產(chǎn)品質(zhì)量的一致性和穩(wěn)定性。而采用小型化的SOT26、SOT26FLMP替代封裝，則很好地解決了這兩方面問(wèn)題。隨著鋰電池的小型化，未來(lái)的共漏極雙功率MOSFET將繼續(xù)朝著微型化封裝方向發(fā)展，同時(shí)采用低弧度焊線和焊球倒裝微互連方式使得導(dǎo)通電阻大大降低，平坦式引腳、超薄型封裝和漏極焊盤(pán)暴露的封裝結(jié)構(gòu)有利于良好的散熱，使得器件熱阻抗降低，提高了器件、電路系統(tǒng)和電池包的可靠性和安全性。

［1］LI Zhibo, CHU Huabin, CHEN Supeng, et al. Thermal stress analysis and optimization for a power controller SiP module[C]. The 11th International conference on electronic packaging technology & high density packaging. Xi’an, China, 2010.

［2］褚華斌.表面貼裝功率MOSFET封裝技術(shù)研究進(jìn)展[J].半導(dǎo)體技術(shù), 2010, l35：65-67.