多總線地面測試設備中雙SDRAM控制器的設計

劉延飛,楊鐵阡,李 琪,倪 亮

(第二炮兵工程學院,西安 710025)

1 引 言

航空航天設備的測試通常根據不同測試對象的特征采用不同的測試總線,因此有必要提出一種多總線地面測試設備的設計方案,而測試設備需要讀寫速度快、容量大的存儲器來存儲采集的圖像數據和各種總線上傳輸的數據。在各種隨機存儲器中,SDRAM價格低、體積小、速度快、容量大、控制相對簡單,是比較理想的器件[1],但是SDRAM讀寫邏輯比較復雜,需要利用現場可編程邏輯器件對其進行控制[2]。另一方面,傳統的單片緩存器數據存儲量少、讀寫速度較慢,不能滿足目前某型導彈多總線地面測試設備傳輸數據量大、速度快的要求,為此設計了基于乒乓操作的雙SDRAM控制器,用于多總線地面測試設備中的實時圖像采集與數據處理。

2 多總線地面測試設備設計思想

基于FPGA芯片高速、高集成度、編程靈活等優點,多總線地面測試設備以FPGA器件為控制核心,采用硬件描述語言Verilog進行編程設計[3],可以方便地實現數據的不間斷采集、存儲和顯示等功能。其工作原理為:采集數據時,圖像發生裝置將實時圖像數據通過 DS90C124轉換、FPGA控制,存儲在SDRAM中;數據上傳時,通過專用接口芯片PCI9054將SDRAM中存儲的數據通過PXI總線傳輸至上位機,完成圖像數據的上傳;圖像顯示時,上位機經PXI總線將采集的圖像數據通過PCI9054后輸出到SDRAM,FPGA控制SDRAM讀數據,通過DS90C241轉換,實現圖像的顯示[4]。上位機也可以通過發送指令,直接將保存在SDRAM中的數據經DS90C241轉換后輸出顯示。利用同步RS485總線進行測試時,上位機向RS485驅動發送一個請求幀,隨后轉入數據接收等待狀態,有同步串行數據到來時,首先完成HDLC協議分析,然后將其轉換為16位并行數據由FPGA控制存入SDRAM中,當上位機讀取數據時,將SDRAM中暫存的數據發送到上位機進行數據存儲。利用CAN總線進行測試時,上位機將采集的圖像與預先存儲的特征圖進行比較,根據對應的誤差解算出控制指令,通過CAN總線接口發送給被測對象,同時被測對象將執行機構的相關數據通過CAN總線接口上傳至上位機,實現數據的實時處理與顯示。其整體設計框圖如圖1所示。

圖1 多總線地面測試設備結構框圖Fig.1 Structure of mutibus ground-based test equipment

3 SDRAM控制器方案

SDRAM具有空間存儲量大、讀寫速度快、價格相對便宜的特點,適用于本系統。但其控制邏輯復雜,需要周期性刷新操作、行列管理、不同延時和命令序列等[5]。根據系統對圖像存儲容量及讀寫速度要求,本文采用了三星公司的K4S511632B-TC(L)。

SDRAM控制器針對SDRAM的指令操作特點,為SDRAM提供同步命令接口和時序邏輯控制,下面將以ALTERA公司的CycloneⅡ系列芯片中的EP2C70F67218為例,介紹SDRAM控制器的具體設計方法。圖2為SDRAM控制器的接口原理圖。

圖2 SDRAM控制器接口原理圖Fig.2 Schematic diagram of interface for SDRAM controller

SDRAM控制器作為頂層模塊,由3個主要模塊組成:接口控制模塊、命令解析模塊、數據通路模塊[6]。下面將介紹各個模塊的功能及Verilog語言實現方法。

3.1 接口控制模塊

接口控制模塊主要實現的功能是將輸入的命令變量CMD[2∶0]翻譯成接口指令和對刷新計數器的控制指令[7],如圖3所示。首先通過狀態機來完成對 CMD[2∶0]的解析,根據CMD[2∶0]的值來決定狀態的轉移,完成對 CMD[2∶0]的解碼,實現SDRAM的預充電、刷新、讀、寫等功能。

圖3 接口控制模塊Fig.3 Interface controller module

3.2 命令解析模塊

該模塊主要實現對輸入的指令請求進行仲裁判斷,并將仲裁后要執行的指令解碼成SDRAM需要的RAS、CAS等信號,從而實現對SDRAM的控制[8],如圖4所示。

圖4 命令解析模塊Fig.4 Command analyzer module

部分代碼如下:

3.3 數據通路模塊

數據通路模塊主要是在讀寫命令期間處理數據的路徑操作。模塊結構圖如圖5所示。其中DQ是雙向數據線,用來傳輸從SDRAM讀出的數據和向SDRAM寫入的數據。無論是數據在讀出還是寫入時,都是在OE為高時有效。DM是由主機輸出的數據掩碼,通過DQM輸出到SDRAM的LDQM和UDQM管腳,進而控制SDRAM I/O緩沖的低字節和高字節[9],實現數據的有效傳輸。

圖5 數據通路模塊Fig.5 Data path module

3.4 緩存控制模塊與乒乓操作

在本測試設備中,數據是按幀傳輸的。FPGA把接收到的數據先存儲在其外接的SDRAM中,FPGA控制SDRAM再把數據通過PCI9054上傳至上位機。如果FPGA外接一片SDRAM會使數據傳輸效率大打折扣。為了提高傳輸速度,體現面積換取速度的思想,測試設備數據流傳輸使用兩片SDRAM進行乒乓操作[10],如圖6所示。乒乓操作的最大特點是通過“輸入數據選擇單元”和“輸出數據選擇單元”按節拍相互配合地切換,將經過緩沖的數據流沒有停頓地送到“數據流運算處理模塊”進行運算與處理。對于整個控制器而言輸入數據流和輸出數據流都是連續不斷的,很好地實現了數據的無縫緩沖與處理。

圖6 乒乓操作工作原理圖Fig.6 Schematic diagram of ping-pong operation

其部分代碼如下:

4 SDRAM控制器的FPGA實現

本文設計的SDRAM控制器基于Verilog語言編寫程序,所選用的軟件為QuartusⅡ8.1,利用軟件進行綜合優化。代碼下載到系統后運行性能良好,能夠較好地完成SDRAM與FPGA的數據交換。圖7為在Quartus環境下的功能仿真。當CMD[2∶0]為001時開始讀取數據總線上的數據,行、列選通信號依次有效,SDRAM內部數據讀出至DATAOUT[15∶0]。

圖7 讀數據時功能仿真Fig.7 Function simulation for reading data

5 總 結

本文結合SDRAM控制指令的特點,詳細地介紹了一種基于FPGA的雙SDRAM控制器的設計方案。重點研究了SDRAM各個基本操作如初始化、行有效、列讀寫以及突發操作等等,分析了SDRAM控制器的基本功能以及指令操作特點。經過軟件仿真和代碼調試,證明本控制器能夠應用于多總線地面測試設備中,具有良好的開發利用前景。

[1]Klehn B,Brox M.A Comparison of current SDRAM types:SDR,DDR,and RDRAM[J].Advances in Radio Science,2003(1):265-271.

[2]高子旺,顧美康.一種基于FPGA的低復雜度SDRA M控制器實現方法[J].計算機與數字工程,2010,38(1):194-196.GAO Zi-wang,GU Mei-kang.Low Complexity ImplementationMethod of SDRA M Controller based on FPGA[J].Computer and Digital Engineering,2010,38(1):194-196.(inChinese)

[3]吳繼華,王誠.Altera FPGA/CPLD設計(高級篇)[M].北京:人民郵電出版社,2005:80-101.WU Ji-hua,WANG Chen.FPGA/CPLD design for Altera(Advanced Level)[M].Beijing:People′s Posts&Telecommunication Press,2005:80-101.(in Chinese)

[4]朱新平,基于CPLD和SDRAM的視頻多功能卡設計[J].電視技術,2009,33(2):223-224.ZHU Xin-ping.Design of Video Multi-function Board Based CPLD and SDRAM[J].Video Engineering,2009,33(2):223-224.(in Chinese)

[5]陳焱輝.嵌入式SDRAM控制器設計研究[D].西安:西安電子科技大學,2009.CHEN Yan-hui.R esearch on the Design of Embedded SDR AM Controller[D].Xi′an:Xidian University,2009.(in Chinese)

[6]孫睿.基于SDRAM基本結構、操作及相關時序參數的研究[J].中國集成電路,2010,129(2):56-60.SUN Rui.A Research of Basic Structure Operations and Relative Timing Parameters of SDRAM[J].China Integrated Circuit,2010,129(2):56-60.(in Chinese)

[7]WANG Xiaohui,ZHAO Yiqiang,XIE Xiaodong,et al.Design and implementation of an efficient SDRAM controller for HDTV decoder[J].High Technology Letters,2007,13(4):1288-1290.

[8]GUO Li,ZHANG Ying,LI Ning,et al.The Feature of DDR SDRAM and the Implementation of DDR SDRAM Controllers via VHDL[J].Journal of China Universities of Posts and Telecommunications,2002,9(1):61-65.

[9]BI Zhankun,HUANG Zhiping,WANG Yueke.Application in high speed signal acquisition of DDR SDRAM MegaCore Controller[C]//Proceedings of the Seventh International Conference on Electronic Measurement and Instruments.[S.l.]:IEEE,2005:362-365.

[10]徐欣,于紅旗,易凡,等.基于FPGA的嵌入式系統設計[M].北京:機械工業出版社,2005:79-102.XU Xin,YU Hong-qi,YI Fan,et al.Embedded system design based on FPGA[M].Beijing:China Machine Press,2005:79-102.(in Chinese)