高速PCB設計經驗與體會

齊志強

（中國空空導彈研究院河南洛陽471009）

隨著數字化技術的飛速發展，高速模數轉換器和超大規模集成電路等器件的廣泛應用，高速PCB設計已成為數字系統設計中的主流技術，一個高速系統能否正常工作很大程度上取決于PCB的設計。高速PCB設計是一項工程性很強的復雜技術，它不僅要求設計人員具有扎實的電路理論基礎，還要有豐富的實踐經驗。高速PCB設計規則很多，紛繁復雜的設計規則有時還會互相沖突，這就要靠設計人員依據實踐經驗根據具體情況來選擇，初入門者遇到此類問題往往無所適從。筆者依據多年的實踐經驗，對設計中需要重點注意的設計規則進行了歸納和總結，希望能夠對電路設計者有所幫助。

1 疊層設計

PCB設計一開始就需要確定電路板結構及疊層，電路板的尺寸和形狀往往是已經確定的，而層數則需根據板上信號工作頻率、印制板管腳密度、印制板制造成本、加工周期和可靠性要求等因素綜合考慮。高頻電路往往布線密度較大，采用多層板是降低干擾的有效手段，合理選擇層數十分關鍵。資料顯示，同種材料的4層板比雙面板噪聲低20 dB[1]。PCB層數與管腳密度的關系可參考表1。

層數確定后，需要進一步安排電源層、地層及信號層的排布，通常在電源層旁邊安排一個完整的地層，電源層和地層間形成一個平板電容器，可以濾除300 MHz以上的干擾[2]。不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。疊層的設計既要考慮電磁兼容性，又要考慮信號是適合走帶狀線還是微帶線，信號線的密度大小和電源種類的多少等問題，圖1給出了六層板設計時不同疊層形式與電磁兼容性的優劣關系[3]。

表1 管腳密度與PCB板層數的關系對應表Tab.1 The corresponding between pin density and number of layers

常用的疊層設計布局參考如表2所示。

圖1 六層板疊層設計與電磁兼容性Fig.1 Relationship between six panels laminated design and the merits of the electromagnetic compatibiling

表2 疊層設計布局參考Tab.2 Design of nappe for PCB’s Placement

電源層和地層通常需要進行分割，同一平面層內不同信號層劃分區域的間距最少要12 mil；電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾，稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20 H則可以將70%的電場限制在接地層邊沿內，內縮100 H則可以將98%的電場限制在內[4]。

2 布局

PCB按照電氣性能可分為數字電路區、模擬電路區、電源轉換區和功率驅動區等，完成同一功能的電路，應盡量靠近放置。數字電路具有較高的噪聲容限，其本身抗干擾能力很強，同時又是一種很強的寬帶騷擾源，放置時應盡量靠近接插件和電源，遠離模擬器件。模擬器件抗干擾能力差，其靈敏度越高，帶寬越大，抗干擾度越差，對外圍電路的干擾也小，放置時主要考慮自身不被其他器件干擾。

PCB分區完成后，就可以按照主要信號流向放置器件，按照“先大后小，先難后易”的規則布局，電路中主要元器件和重要的單元電路優先布局。對質量大的器件應考慮安裝位置和安裝強度，發熱元器件應均勻分散布局且與溫度敏感元件分開放置，功耗大的器件還要考慮散熱問題。BGA封裝的元器件避免放置于PCB正中央，否則印制板發生形變容易使焊點脫焊，元器件與元器件之間、元器件與定位孔之間要留有適當的空間。每個集成電路塊的附近應設置一個高頻去耦電容，去耦電容應靠近芯片的電源管腳并使之與電源和地之間形成的回路最短，每個電解電容邊上都要加一個小的高頻旁路電容。兩個濾波電容并聯且距離較近時應方向相反放置。

3 接地

PCB設計中接地問題十分重要，理論表明：當干擾信號大于5 MHz時，一定來源于共模干擾，一定與地相關。地線大致分為系統地、機殼地、數字地和模擬地等。地線設計中應注意以下幾點[5]：

1）正確選擇單點接地和多點接地

信號工作頻率小于1 MHz，采用單點接地；工作頻率較高時地線阻抗變大，應采用多點接地。電路板上只有1個A/D器件時，采用橋接的接地方法，有多個A/D時一般采用統一地。

2）將數字電路和模擬電路分開

數字電路與模擬電路的地線分開并分別與電源端地線連接，盡量加大模擬電路的接地面積。

3）盡量加粗地線

若接地線細，接地電位將隨電流的變化而變化，導致電子設備信號電平不穩，抗噪聲性能變壞，地線寬度盡可能達到3 mm。

4）將地線構成閉合環路

將地線構成閉合環路可縮小電位差，明顯提高抗噪聲能力。對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。

4 布線

布線是PCB設計的主要內容，布線的好壞直接影響到電路功能的實現和電路板性能的優劣。布線需要遵循的規則很多，這里只簡要列出：

1）3-W原則：走線間距離間隔必須是單一走線寬度的三倍[6]；

2）5/5規則：時鐘頻率超過5 MHz或上升時間小于5 ns時，需要使用多層板；

3）不能跨越分割間隙布線，否則地電流將會形成一個大的環路，電磁輻射和信號串擾都會急劇增加；

4）相鄰層布線要相互垂直，平行容易產生寄生耦合；

5）走線盡量避免產生銳角和直角，以減小信號對外的輻射與耦合；

6）時鐘、總線及片選信號要遠離I/O線和接插件；

7）對噪聲敏感的線不應與大電流，高速開關線平行；

8）高頻電路器件引腳之間的引線要盡可能短，走線應盡量少換層；

9）減少高速電路器件引腳間引線的彎折，盡可能采用全直線；

10）對特別重要的信號線或局部單元實施地線包圍的措施，對時鐘等單元局部進行包地處理將對高速系統非常有益；

11）各類信號線不能形成環路，也不能形成電流環路；

12）I/O驅動電路盡量靠近PCB邊緣；

13）時鐘產生器盡量靠近使用該時鐘的器件，石英晶體振蕩器外殼應接地，下面不應走線；

14）為保證可靠性和PCB加工成品率，布線線寬不小于6 mil，線間距不小于6 mil；

15）布線時，盡可能減小環路面積，盡可能減少過孔的數量；

16）電容引線不能太長，尤其是高頻旁路電容不能帶引線；

17）避免信號返回線路共享共同路徑；

18）信號線換層多的區域，需要適當地旁路電容構成較好的電流回路；

19）為避免產生“天線效應”，減少不必要的干擾輻射和接收，嚴禁出現浮空布線，否則可能帶來不可預知的結果；

20）走線需要分枝，盡量控制分枝的長度；

21）盡量為關鍵信號（如時鐘信號、高頻信號、敏感信號等）提供專門的布線層，保證其回路面積最小，必要時應采取屏蔽和加大安全間距等方法來保證布線質量；

22）同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射，在設計中應該盡量避免這種情況；

23）對于電流強度較大的信號，布線時應適當增加線寬；

24）晶振、變壓器、光耦、電源模塊下不應有信號線穿過；

25）總的布線長度應盡量短，關鍵信號線（如高頻時鐘線，高頻信號線）最短，高速線應短且直，關鍵線應盡量加粗，并在兩側加上保護地；

26）對高頻信號設計而言，布線長度不得與其波長成整數倍關系，以免產生諧振現象。

5 其他設計規則

一個好的PCB設計并不只是考慮好布局、布線等與信號質量、電磁兼容等密切相關的地方就可以了，還需要考慮到PCB加工工藝可能帶來的問題，焊接和測試問題等。

過孔的孔徑與焊盤尺寸應做到合理匹配。兩者匹配優選系列如表3所示，表中數據供設計人員參考。BGA處的過孔建議不做開窗，常規可以塞孔的孔徑范圍0.2～0.5 mm，過孔如果需要開窗上錫，則孔徑不要小于0.25 mm，不建議使用盤中孔，過孔打在焊盤上，造成焊盤上不完整，焊料會從導通孔中流出，會造成焊膏量不足，對焊點的連接不可靠。

表3 焊盤孔徑尺寸匹配優選表Tab.3 The preferred table of pad pore size matched pad hole guide size

絲印層元器件編號的字體、大小一致，絲印層信息不覆蓋焊盤和過孔，極性元器件的絲印層上注明極性，排針等器件標明1號管腳，關鍵信號應預留測試點，以方便生產和維修檢測。

6 結束語

按照本文所述方法設計的高速復雜數模混合電路，采用多個A/D、D/A、FPGA、DSP以及電平變換等器件，實測16比特高速A/D的地噪只有2比特，電磁兼容性也很好，完全滿足設計要求。高速PCB設計涉及的知識面很廣，設計規則十分繁雜，本文只是根據自身經驗，選擇要點進行了歸納，希望能夠起到拋磚引玉的作用。篇幅所限，不可能面面俱到，更多細節問題，還需要PCB設計者隨著實踐經驗的豐富不斷學習和提高。

[1] 周潤景，景曉松.Mentor高速電路板設計與仿真[M].北京：電子工業出版社，2008.

[2] 白同云.電磁兼容設計實例精選[M].北京：中國電力出版社，2008.

[3] 江思敏，唐廣芝.PCB和電磁兼容設計[M].北京：機械工業出版社，2008.

[4] 周蕓，柯敏毅.高速PCB板設計研究[J].通信電源技術，2008，25（2）：23-26.ZHOU Yun，KE Min-yi.Research on high speed PCB design[J].Telecom Power Technologies，2008，25（2）：23-26.

[5] 于治樓，杜光芹.高速PCB的地線布線設計[J].信息技術與信息化，2009（2）：77-79.YU Zhi-lou，DU Guang-qin.The ground layout design of highspeed PCB[J].Information Technology&Informatization，2009（2）：77-79.

[6] 喬洪.高速PCB信號完整性分析及應用[D].成都：西南交通大學，2006.