ASIC后端設(shè)計中的時鐘樹綜合
2011-04-12 00:00:00周廣何明華
現(xiàn)代電子技術(shù) 2011年8期
摘要：時鐘樹綜合是當(dāng)今集成電路設(shè)計中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設(shè)計過程中，為了達(dá)到良好的布局效果．采用時序驅(qū)動布局．同時限制了布局密度；為了使時鐘偏移盡可能少．采用了時鐘樹自動綜合和手動修改相結(jié)合的優(yōu)化方法一并提出了關(guān)于時鐘樹約束文件的設(shè)置、buffer的選型及手動修改時鐘樹的策略，最終完成了FFT處理器芯片的時鐘樹綜合并滿足了設(shè)計要求。
