基于HyperLynx的FPGA系統(tǒng)信號(hào)完整性仿真分析
2011-04-12 00:00:00厲科立景占榮嚴(yán)會(huì)會(huì)
現(xiàn)代電子技術(shù) 2011年8期
0 引言
隨著高速電路的不斷發(fā)展，時(shí)鐘頻率早已進(jìn)人吉赫茲時(shí)代，電路板尺寸的減小、設(shè)備集成度的提高．使得信號(hào)完整性問(wèn)題變得越來(lái)越重要。當(dāng)時(shí)鐘頻率超過(guò)100MHz時(shí)，如果不滿足系統(tǒng)的信號(hào)完整性要求。可能導(dǎo)致系統(tǒng)工作不穩(wěn)定，同時(shí)也會(huì)帶來(lái)EMC問(wèn)題。隨著FPGA和DSP處理速度的提高，帶來(lái)的信號(hào)完整性問(wèn)題日益嚴(yán)重，這需要電子工程師重點(diǎn)考慮。
