基于VMM構建可重用驗證平臺

摘要：傳統的驗證平臺編寫復雜，且難以在不同設計之間重用。采用Syslem Verilog支持的VMM驗證方法學，并結合帶約束的隨機驗證和覆蓋率驅動的驗證技術，構建可重用驗證平臺，完成對uART模塊的驗證。與直接測試方法相比，該驗證平臺不僅能夠有效提高驗證效率，而且在模塊級和系統級驗證過程中，能夠重用該驗證平臺或驗證組件。