基于CPCI總線的短波調制解調板卡電路設計＊

張佳煒

（中國艦船研究院 北京 100192）

1 引言

Compact PCI是一種基于標準PCI總線的小巧而堅固的高性能總線技術。1994年PICMG（PCI Computer Manufacturers Group，PCI工業計算機制造商聯盟）提出了Compact PCI技術，它定義了更加堅固耐用的PCI版本［1］。

系統控制器是某短波通信系統的核心，用于系統時序控制，通信頻率選擇與轉換控制，用戶數據的調制發送和解調接收等，實現系統通信控制功能。而調制解調卡是系統控制器的重要組成部分，完成通信時發送數據的編碼調制和接收數據時的同步、均衡、解調、譯碼等功能。

2 短波調制解調板卡電路總體設計

2.1 電路主要功能需求

圖1為某短波通信系統的組成框圖，由系統控制器、接收天線、發射天線、短波發信機、衛星導航儀、導航儀接收天線等組成。該通信系統主要工作過程為：發送過程，系統控制器控制發信機切換到指定的發送頻率，將編碼后的用戶數據調制成音頻信號通過發信機發射出去，實現數字信號的無線發送；接收過程，系統控制器接收來自接收天線的短波信號，將信號轉換為音頻，再將音頻信號進行解調、譯碼，最終實現無線信號的數字接收。

系統控制器基于CPCI 6U結構，由中央處理單元、短波接收單元1、短波接收單元2、短波調制解調卡等CPCI接口卡以及CPCI 6U機箱組成。各接口卡通過CPCI總線完成數據交互，其中CPU卡運行基于Linux的用戶程序，完成用戶數據的產生、分組、排序等功能；短波接收單元1進行短波頻譜的監測，選擇通信頻率；短波接收單元2主要功能是將接收的短波信號轉換為音頻信號。系統控制器中的短波調制解調卡有以下幾個功能：1）完成與系統控制器CPU卡的用戶數據的交互；2）完成用戶數據的編碼調制（發送時）和解調譯碼（接收時）；3）完成與短波接收卡的接口，對音頻信號進行數字化處理；4）完成與短波發信機的接口，控制發信機的狀態，將待發送的音頻信號傳送給發信機；5）完成與衛星導航儀的接口，對導航儀狀態進行控制，接收衛星導航儀的定時信號；6）預留短波信道模擬器接口，方便進行實驗室調試。

圖1 某短波通信系統組成框圖

2.2 電路設計思路及主要元器件選擇

根據調制解調卡主要功能需求，采用模塊化的方法將功能需求進行分解并實現。本板卡主要劃分為以下7個模塊：1）CPCI接口模塊，完成CPCI接口總線和本地總線的協議轉換，主要元器件為PCI接口芯片PCI9054；2）音頻接口模塊，與短波收發信機的音頻信號接口，完成音頻信號的數模／模數轉換，主要元器件為音頻數模／模數轉換芯片TLC320AC02；3）外設接口模塊，與短波信道模擬器、衛星導航儀、短波發信機等外設進行接口，主要元器件為CAN總線接口芯片SJA1000、RS232電平轉換芯片 MAX3232等；4）DSP（數字信號處理）模塊，完成用戶數據的編碼調制和解調譯碼功能，主要元器件為DSP芯片TMS320C6713；5）FPGA模塊，主要功能是作為調制解調卡上各個器件間以及外設各個設備間的數據交換的橋梁，進行通信協議轉換、設備控制、中斷處理等功能，主要元器件為FPGA（可編程邏輯器件）芯片EP2C70F672；6）系統時鐘模塊，主要功能是為板卡各元器件提供所需時鐘頻率，主要元器件為可編程時鐘芯片CY22393；7）電源模塊，主要功能是為板卡各元器件提供所需電源電壓，主要元器件為電壓轉換芯片。

2.3 電路組成框圖

調制解調板卡各功能模塊在電路板上的布局如圖2所示。

圖2 調制解調卡各功能模塊布局圖

3 主要功能模塊設計

3.1 CPCI接口模塊設計

CPCI接口模塊的主要功能是通過CPCI總線完成計算機和調制解調卡的數據交互。另外，CPCI接口還為調制解調卡各個模塊提供電源。CPCI模塊設計思路是采用PCI橋芯片PCI9054完成CPCI總線到CPCI本地總線的轉換，采用配置芯片HT93LC56完成PCI9054的配置。

PCI9054是美國PLX公司生產的PCI總線通用接口芯片。使用該專用芯片橋接PCI總線和本地總線（local bus），開發者可以省去考慮太多復雜的PCI總線規范，而集中精力開發硬件和驅動程序［2］。PCI9054有3種工作模式，分別為M模式、C模式和J模式，通過管腳Mode0和Mode1選擇［3］。本調制解調卡采用C模式，本地總線32位地址／32位數據非復用。HT93C56為配置PCI9054的EEPROM，容量為2K，通過4根信號線與PCI9054的相應信號相連，主要作用是在開機時完成對PCI9054內部各個寄存器的配置。

3.2 音頻接口模塊設計

音頻接口模塊的主要功能是完成短波收發信機的音頻信號和音頻數模／模數轉換芯片TLC320AC02的接口，轉換后的數字信號經過電平轉換后進入DSP芯片進行處理。

TLC320AC02是一種Texas Instruments公司出品的數模／模數轉換芯片。在TLC320AC02的模擬信號端為單端音頻信號，且有直流偏置［4］。而短波收發信機的接口的主要參數為：頻率：300～3400Hz；電平：－10dBm～10dBm；600Ω（平衡）。所以需要采用信號整形電路將短波收發信機的平衡音頻信號轉換為TLC320AC02的單端音頻信號。

在TLC320AC02的數字信號端，輸入輸出為數字化的音頻信號，電平均為5V，而FPGA的接口電平為3.3V，所以需要用電平轉換芯片SN74CBTD3384來實現電平轉換。

3.3 外設接口模塊設計

該模塊的主要功能是完成調制解調卡FPGA芯片與外設設備的接口，包括短波信道模擬器、衛星導航儀、短波發信機，由于各個外設的通信協議和信號電平與FPGA不同，采用通信協議轉換芯片和電平轉換芯片進行轉換，如表1。

表1 調制解調卡各個外設設備列表

3.4 DSP模塊設計

DSP模塊主要完成數據調制解調功能：1）將通過CPCI總線傳來的用戶數據信息通過編碼、調制后，發送到音頻接口模塊；2）將音頻接口模塊傳來的數據進行解調、譯碼，并通過CPCI總線發送到上位機。

TMS320C6713是Texas Instruments公司出品的DSP芯片，基于0.13μm工藝，是一個高性能的32位浮點DSP產品，核心頻率可達225MHz，具有32Bit外部存儲器接口、兩個McBSP緩沖串口、16Bit的 主 機 接 口 HPI［5］；AM29F800B 是 1 個8Mb 容 量 的 FLASH （閃 存 ） 芯 片［6］；MT48LC8M32是1個256Mb的SDRAM（同步動態隨機存取存儲器存儲器）芯片［7］。

該模塊有2片DSP芯片TMS320C6713，1片完成數據的編碼調制，1片完成數據的解調譯碼，每片DSP芯片分別配置1片FLASH芯片存放DSP的啟動信息，配置1片SDRAM芯片存放DSP數據處理過程種的中間數據。

3.5 FPGA模塊設計

FPGA模塊的主要功能是作為調制解調卡上各個器件間以及外設各個設備間的數據交換的橋梁，包括數據格式的轉換、地址譯碼、外圍設備的控制、設備間的中斷處理等［8］。

EP2C50F672是Altera公司出品的FPGA芯片，屬于Cyclone－II系列，支持多種接口標準，內部頻率可達260MHz，可用I／O口為475，可以內部配置594，432bit的雙口RAM，還內嵌86個硬件乘法器，可以有效提高數字信號處理的速度［10］。

圖3 FPGA模塊電路框圖

關于各個設備與計算機之間的數據交換流程，FPGA芯片作為兩者之間數據交換的中轉站，通過分配各個外設映射到PCI9054本地總線的不同地址，計算機訪問各個外設的資源，數據的收發通過中斷方式進行，FPGA芯片暫存中間數據。FPGA芯片每收完來自計算機本地CPCI總線的數據，根據數據包頭的地址區分各個外設，然后向該外設發送該數據；FPGA芯片每收完來自各個外設的數據，通過寫PCI9054的中斷寄存器（每個外設對應寄存器的不同數值）來通知計算機取走該數據。FPGA模塊電路框圖如圖3所示。

3.6 時鐘模塊設計

時鐘模塊功能是給調制解調卡上主要元器件提供所需的時鐘，板卡所需時鐘頻率有：1）50MHz，使用該時鐘的元器件為PCI9054；2）10.368MHz，使用該時鐘的元器件為TLC320AC02；3）36MHz，使用該時鐘的元器件為EP2C70F672；4）25MHz，使用該時鐘的元器件為TMS320C6713和MT48LC8M32。

板卡時鐘需求主要有2個特點：1）PCI9054所需本地總線時鐘50MHz需要頻率較為穩定的時鐘；2）需要頻率種類較多。根據上述特點，采用一個50MHz的有源晶振作為PCI9054的本地總線時鐘；采用一個可編程時鐘芯片CY22393產生表2中各器件所需時鐘頻率，由于板卡上有2片TMS320C6713和2片MT48LC8M32需要25MMHz時鐘頻率，所以采用一片時鐘緩沖芯片CY2305作為可編程時鐘芯片和各器件中的緩沖［11］。

4 電路電源設計

由于電路上主要元器件均需要電源進行工作，所以電源設計是一個電路板設計成功的關鍵。本板卡電源部分設計的思路是：分析板卡主要元器件對電壓和電流的需求，提出相應解決方案，保證其正常工作。

板卡所需電源有：＋3.3V、1.2V、＋5VA、－5VA、5VD共5種，其中后3種分別為5V（模擬電路用）、－5V（模擬電路用）和5V（數字電路用），通過相關電流計算軟件計算和查詢元器件使用手冊，得出各種電源所需電流；采用CPCI接口的＋5V、＋12V和－12V電源作為輸入，利用不同的電壓轉換芯片輸出所需的電壓，同時最大輸出電流應大于所需電流。具體實現方法見表2。

表2 板卡所需電源解決方案

由表4可知，經過電壓轉換芯片對CPCI接口電源電壓進行轉換，輸出電壓值符合板卡所需電壓值，輸出最大電流值大于所需電流值，滿足板卡需求。

5 電路電磁兼容性設計

5.1 板卡電源去耦設計

本調制解調板卡主要通過CPCI總線的＋12V、＋5V和－12V電源進行供電，根據CPCI總線標準規定，每CPCI總線上每10個電源管腳必須有一個0.1μF的瓷片電容，每種電源必須有一個10u的鉭電容。故在本板卡電路中，CPCI總線的＋5V電源，分配了8個0.1μF電容和2個鉭電容；＋12V電源，分配了3個0.1μF電容和2個鉭電容；以及－12V電源，分配了3個0.1μF電容和2個鉭電容。通過對板卡電源去耦設計，提高了電源信號供電穩定性。

5.2 模擬電路和數字電路電磁兼容性設計

本板卡分為模擬電路和數字電路兩大功能模塊，為防止兩個模塊的信號互相影響，采取以下措施：

1）對模擬電路和數字電路在PCB電路板布局時進行功能分區，且在模擬電路部分用模擬地信號對整個區域進行敷銅；

2）數字地和模擬地分別接地，并采用“單點接地”的辦法，僅在一點處將模擬地和數字地連接起來，防止數字回路對模擬信號造成干擾。

5.3 板卡結構設計

由于本板卡信號線較多，且各個信號對干擾較為敏感，在板卡結構設計時，采用了八層板設計板疊層順序為：頂層（信號層）－電源層（＋3.3V）－信號層－信號層－電源層（模擬地與數字地）－信號層－電源層（除＋3.3V外其它電源）－底層（信號層）。

6 結語

本文介紹的短波調制解調板卡已經應用到某短波自適應通信系統中。試驗表明，該板卡穩定性好，功能完備，滿足預先設計要求。同時，該板卡采用符合CPCI總線標準CompactPCI Specificatian V2.1的接口，通用性強，適用于各類采用該標準的短波通信設備中；基于DSP和FPGA的軟件靈活度高，可以根據外部設備的不同調整板卡參數，擴展性好。

［1］PICMG 2.0R2.1（Compact PCI Specification）［R］.PICMG，1997：9～10

［2］瞿世尊，陳健.PCI9054在PCI總線高速數據采集中的應用［J］.電子技術，2004（2）：59～60

［3］趙思陽，陳文藝，盧朝陽.用PCI9054實現實時視頻DSP平臺［J］.無線電工程，2004，34（8）：55～56

［4］TLC320Ac02C.TLC320Ac02IData Manual［R］.TEXAS INSTRUMENTS，1997：1～2

［5］TMSC6713Data Sheet（Rev.I）［R］.TEXAS INSTRUMENTS，2004：1～9

［6］Am29F400BData Sheet［R］.Advanced Micro Device，2000：1～2

［7］MT48LC8M32B2Data Sheet［R］.Micron Technology，2003：1～3

［8］馬亮，向農.基于DSP與PCI總線的電表校驗裝置的設計［J］.儀器儀表用戶，2004（4）：23

［9］張煒，沈德剛.基于FPGA的PCI總線接口設計與實現［J］.計算機與數字工程，2009，37（5）

［10］CycloneⅡ Device Family Data Sheet［R］.Altera corporation，2006：1～5

［11］CY22393CY22394CY22395Three-PLL Serial-Programmable FLASH-Programmable Clock Generator［R］.Cypress Semiconductor Corporation，2004：1～5