判奇電路實現方法探討

劉占文，高 飛， 王軼萍， 王 丹，包興臣

（1.長安大學 信息工程學院，陜西 西安 710064；2.陜西工業技術研究院 陜西 西安 710054；3.交通運輸部公路科學研究院 北京 100088；4.山東省交通規劃設計院 山東 濟南 250031）

目前數字電子技術基礎課程的實驗內容包括驗證性實驗、綜合性實驗、設計性實驗三部分，每一部分實驗內容安排的側重點不同。比如設計性實驗的關鍵是設計，要求學生依據設計要求，設計合理的實驗電路，并選擇器件、安裝調試完成實驗內容。從教學實踐來看，多數學生能夠順利完成實驗要求，但解決問題的思路單一，設計過程靈活性差，不注意創新思維能力的鍛煉。這就要求教師在合理安排實驗內容的同時，不斷通過各種途徑，引導學生拓寬知識面，創新思維方式，對待同一問題，積極探索多種解決問題的路徑。組合邏輯電路的設計多種多樣，筆者選擇一種奇偶校驗電路實現進行詳細闡述。

奇偶校驗電路在組合邏輯電路的分析與設計中具有一定的典型性和實用性[1-2]，熟悉判奇電路的邏輯功能及電路實現，有助于加深對組合邏輯電路的理解與掌握。以判奇電路實現為例，分別討論了用門電路、譯碼器、數據選擇器的多種實現方案，用實例說明了組合邏輯電路設計的靈活性與多樣性。

1 三輸入變量判奇電路的真值表及表達式

對于三輸入變量的判奇問題，設其輸入變量分別用A、B、C表示，輸出函數用F表示。當輸入變量的取值組合中有奇數個1時，輸出函數值為1；當輸入變量的取值組合中1的個數為偶數時，輸出函數值為0，依據這種邏輯關系可列寫出三輸入變量判奇電路的真值表如表1所示。

表1 三輸入判奇電路的真值表Tab.1 Truth table of odd check circuit with three inputs

2 采用門電路實現三輸入變量判奇電路

門電路實現三輸入變量判奇電路的方法有很多，文中列舉如下。

方法一：與或表達式（1）可用反相器、與門、或門直接實現，作其電路圖如圖1所示。

圖1 采用反相器、與門、或門實現Fig.1 Odd check circuit using inverters，AND gates and OR gate

用反相器、與門、或門實現三輸入判奇電路，其特點是表達式基本沒有變化，實現途徑簡單明了，缺點是連線較多，電路復雜。

方法二：與或表達式（1）也可用反相器、與或門實現，電路圖如圖2所示。

圖2 采用反相器、與或門實現Fig.2 Odd check circuit using inverters and AND-OR Gate

由上述兩種不同門電路設計方法實現三輸入變量判奇電路可以得出，方法一和方法二雖然實現邏輯簡單，但是都連線太多，浪費資源。

同一邏輯問題的邏輯函數表達式是不具備唯一性的。對三變量輸入判奇邏輯問題的輸出函數表達式（1）進行變換如下所示：

方法三：根據上述表達式（2）得出，三輸入變量判奇電路也可采用異或門實現，其電路如圖3所示。

圖3 采用異或門實現Fig.3 Odd check circuit using exclusive OR Gates

由圖3所示電路可見，對于三輸入變量判奇的邏輯問題，當采用異或門實現時，相比于方法一和方法二，電路中的連線較少，電路簡單明了，實現簡單。

對于異或邏輯表達式也可以稍作變換得出：

即一個異或門可用4個2輸入與非門實現，所以三輸入判奇電路又可用8個2輸入與非門實現，電路如圖4所示。

圖4 采用2輸入與非門實現Fig.4 Odd check circuit using NOT-AND Gates with two inputs

3 采用74138譯碼器實現三輸入變量判奇電路

譯碼器的電路結構表明，在適當的連接條件下，譯碼器實際上是一個最小項發生器。依據邏輯代數的基本原理，任何一個邏輯函數表達式都可以變換為最小項表達式。因此，譯碼器與適當的門電路結合，可以實現給定的邏輯函數。對于三輸入變量的判奇問題，利用74138譯碼器并配備適當的門電路亦可實現。由74138譯碼器的功能表可知[3-4]

在（4）式中，當G1=1，G2A=G2B=0時，有Yi=。 如果把給定邏輯函數的輸入變量連與74138譯碼器的A2A1A0輸入端相連接，比如取A2A1A0=ABC，則邏輯函數表達式（1）可變換為：

（5）式表明，三輸入變量判奇電路可以利用74138譯碼器和四輸入與非門實現，其電路如圖5所示。

圖5 三輸入判奇電路的譯碼器和與非門實現Fig.5 Odd check circuit using 74138 and NOT-AND Gate

4 采用數據選擇器實現三輸入變量判奇電路

數據選擇器的輸出與輸入關系的一般表達式[4]為：

（式）6中EN是輸入使能控制信號，mi是地址輸入變量構成的最小項，Di表示數據輸入。當使能輸入信號有效時，如果把數據輸入作為控制信號，則當Di=1時，其對應的最小項mi在表達式中出現，當Di=0時，其對應的最小項mi在表達式中就不出現。所以，數據選擇器的輸出表達式事實上是受數據輸入端控制的最小項之和表達式。考慮到任何一個邏輯函數表達式都可以變換為最小項表達式，因此，只要邏輯函數的輸入變量接到數據選擇器的地址選擇輸入端，就可以實現組合邏輯函數[5-7]。利用數據選擇器這一特點，亦可實現三輸入變量的判奇電路。

如果選用八選一數據選擇器實現三輸入變量的判奇電路，此時，函數的輸入變量個數與數據選擇器的地址變量個數相同。如果令A2A1A0=ABC，使能輸入端接地，則（6）式變為：

比較（1）與（7）式，可見只要 D0=D3=D5=D6=0，D1=D2=D4=D7=1，則有Y=F。由此可作電路圖如圖6（a）所示。也可以采用四選一數據選擇器實現，其電路之一如圖6（b）所示。

圖6 采用數據選擇器實現Fig.6 Odd check circuit using multiplexer

5 采用反函數取非的方式設計判奇電路

在上述的判奇電路設計中，是按照輸出函數的原函數進行分析。邏輯代數的基本定理表明：F=，由此可得出組合邏輯電路設計的另一途徑，即先求出再反相。這樣做看起來是麻煩一點，但對于某些應用場合，設計過程并不增加麻煩，反而提供了解決問題的一種途徑。對于三輸入變量的判奇電路，在真值表1中對0寫出F的反函數有：

對式（8）兩邊取反有：

對于（9）式，可采用反相器、與或非門實現，其電路如圖7所示。（9）式同樣可采用74138譯碼器或者數據選擇器實現。

6 結束語

圖7 采用反相器及與或非門實現Fig.7 Odd check circuit using Inverters and AND-OR-NOT gate

設計性實驗的關鍵在于設計過程，正確的設計以熟悉基本知識為前提。對于具體的應用問題，由于組合邏輯電路元器件的多樣性，為實現途徑提供了多種可能的選擇，文中以三輸入變量的判奇邏輯問題為例，分析討論了多種電路實現的途徑，給出了7種電路實現方案，用實例說明了邏輯電路設計的靈活性與多樣性。

三輸入變量判奇邏輯電路的設計僅僅是個例，通過其設計途徑的討論在其他邏輯電路設計中舉一反三是目的。利用文中提出的設計思路，同樣可以設計全加器、全減器等其它組合邏輯電路，開闊組合邏輯電路設計的視野，培養創新思維能力，指導數字邏輯電路的設計與實驗。

[1]楊曉闊，蔡理，黃宏圖.基于量子元胞自動機的奇偶校驗系統分塊設計[J].固體電子學研究與進展，2010，30（4）：489-494.

YANG Xiao-kuo，CAI Li，HUANG Hong-tu.Modularization parity checker design based on quantum-dot cellular automata[J].Research&progress of SSE，2010，30（4）：489-494.

[2]劉樹彬，宋健，安琪.用Mathematica輔助設計循環冗余碼校驗電路[J].核電子學與探測技術，2003，23（3）：256-258.

LIU Shu-bin，SONG Jian，AN Qi.A universal method for designing cyclical redundancy check circuit assisting with Mathematica[J].Nuclear Electronics&Detection Technology，2003， 23（3）：256-258.

[3]閻石.數字電子技術基礎[M].5版.北京：高等教育出版社，2006.

[4]康華光，鄒壽彬，秦臻.電子技術基礎（數字部分）[M].5版.北京：高等教育出版社，2006.

[5]包瑞剛，侯淑英.利用譯碼與數據選擇器實現組合邏輯函數法[J].遼寧工程技術大學學報，2006，25（S1）：209-210.

BAO Rui-gang，HOU Shu-ying.Method to relize combinational logic function using combination of decoder and data selector[J].Journal of Liaoning Technical University，2006，25（S1）：209-210.

[6]石鑫，黃沛昱.數據選擇器在數字電路中的應用[J].重慶郵電大學學報：自然科學版，2008（S1）：49-50.

SHI Xin，HUANG Pei-yu.Applications of multiplexer in digital circuits[J].Journal of Chongqing University of Posts and Telecommunications：Natural Science Edition，2008 （S1）：49-50.

[7]邢南亮.運用數據選擇器實現組合邏輯電路設計方法[J].現代電子技術， 2007（10）：182-184.

XING Nan-liang.Design of combination of logical electric circuit by data selectors[J].Modern Electronic Technique，2007（10）：182-184.