組網跳頻電臺同步過程的設計及實現

何蘇勤， 張海慶

(北京化工大學信息科學與技術學院，北京100029)

0 引 言

跳頻通信具有頻譜資源共享、抗干擾、抗截獲的特點，當前在很多領域已得到了廣泛的應用。跳頻通信組網時，多采用時分多址接入(time division multiple access，TDMA)組網，在基于TDMA的跳頻通信系統中，各個電臺必須在分配的時隙中發送或接收信號，因而整個系統必須有嚴格的同步過程，以便保證雙方可靠的組網和通信。本文根據跳頻電臺的TDMA組網協議，在參考了文獻[1-2]的基礎上，提出了適用本系統的時隙分配方式，結合跳頻同步方法，設計了一套組網跳頻電臺同步方案，實現了組網和同步的結合，能有效地提高跳頻電臺組網的穩定性和數據傳輸效率。

FPGA(現場可編程邏輯門陣列)以其豐富的邏輯資源和可重新配置的優勢，成為人們前期研究與開發的重要手段[3]。在FPGA上進行仿真實驗，具有重要的應用價值。通過在Altera公司的FPGA開發軟件Quartus2軟件上仿真，并在FPGA硬件開發板上調試，成功實現了組網跳頻電臺的同步過程。

1 同步方法的選擇

本文采用同步頭法和精準時鐘法相結合的同步方案實現組網跳頻同步。同步頭法是指由發送方發送一個同步用的協議幀，其中含有同步所需的全部信息，收方依據接收到的同步信息實現收發兩端同步[4]。精準時鐘法是指在網中或兩個電臺之間使用精準的基準參考時鐘。由于通信各方使用了相同結構的跳頻圖案，當前通信頻率僅取決于時間信息，當通信距離一定時，就可以依據當前時鐘信息來確定當前通信頻率。該方法要求時鐘必須足夠精準，因此就有必要對通信各方的參考時鐘不斷進行校正，來保持時鐘的準確性[5]。利用同步頭法同步搜索快，易于實現，同步可靠的特點，以及精準時鐘法計時精確的特點，使跳頻系統的同步實現方便、精度高、速度快。

2 組網協議

時分多址接入(TDMA)技術把無線頻譜按時隙劃分，并且在每一個時隙僅允許一個用戶接收或者發送。在跳頻通信系統中，要完成電臺之間的交互通信和信令傳輸，就需要設計出適合的幀結構和時隙分配方法。

2.1 幀結構設計

為了適應不同的功能需要[6]，本文設計了以下4種幀類型：同步信息幀、確認幀、時隙分配幀和數據幀，幀結構設計如圖1所示。

圖1 幀結構

4種幀類型的區別僅在幀內容有所不同，具體幀內容為：

(1)同步信息幀：幀內容包括跳頻剩余跳數和下一跳頻率。跳頻剩余跳數由計數器控制，當為0時，就進入跳頻通信階段；而幀中的下一跳頻率，用于從機電臺或遲入網電臺實現頻率跟蹤。

(2)確認幀：幀內容包括目標電臺號和確認信息位。用作從機給主機的反饋信號，網內從機電臺收到時隙分配幀后，給主機反饋；遲入網電臺收到同步信息幀后，在空閑時隙給主機的反饋。

(3)時隙分配幀：幀內容包括總共時隙數和目標電臺的分配時隙號，用于主機向從機分配時隙。

(4)數據幀：作為網內數據通信的信息單元。幀內容為目標電臺號和發送的數據內容。

2.2 時隙分配方法

TDMA協議將時間劃分為一定長度的時元，每個時元對應一個頻點，每一跳上只有1個時元。每個時元劃分為若干個時隙。每個時隙分配給一個從機發射信號，其它電臺接收信號。假設網絡中共有M個跳頻電臺，包括1臺主機和M-1臺從機，將一個時元分成M+1個時隙，如圖2所示。

圖2 時隙分配

每一個時元的第一個時隙由主機發送同步信息幀，有兩個作用：一是實現從機與主機的時間同步，二是幫助從機完成遲入網；第二個時隙分配給主機使用，用于主機將數據發送給目標電臺；之后的M個時隙分配給M個從機，用于各個從機將數據發送給目標電臺。

3 同步過程

同步過程包括捕獲與保持兩部分。捕獲過程包括頻率同步和時間同步。每隔一個校驗周期，進行一次組網調整，包括電臺的新入網、保持入網和離開網絡，同時也完成同步校驗，如果出現錯誤，則電臺進入遲入網狀態，在捕獲同步后的下一個組網時元重新入網。

3.1 同步信號的捕獲

主機將自身的時間信息、同步信息和下一跳頻率組合在同步信息幀中，向外發送。從機開機后，處于接收狀態，搜索網絡，接收網絡同步信號(同步信息幀)。

3.1.1 頻率同步

從機在設定的頻率上接收主機的信號，當主機跳變頻率與從機相同時，從機捕獲主機的同步信息，并跟隨主機一起進行頻率跳變，完成一個跳頻掃描周期后，主從機同時進入跳頻通信狀態。其捕獲過程如圖3所示，f(x)表示電臺在不同時刻的跳頻頻率，x表示跳頻圖案的順序值[7-8]。

左達和徐藝同時笑起來，徐藝最后還是被左達的笑驚呆了。左達笑著站起來張開雙臂看著天空，又突然轉過頭來看著徐藝。

圖3 同步頻率捕獲過程

3.1.2 時間同步

頻率同步是使收發雙方跳頻圖案的時間差小于一跳的長度，而時間同步則要求收發雙方每一幀都嚴格對應，本文采用同步頭法進行時間同步，從機捕獲到同步信息幀后，通過判斷幀頭和幀類型，對同步信息幀進行識別，完成了時間同步，使從機與主機嚴格對時，按位接收后面的信息幀，這樣就完成了時間同步。其實現過程如圖4所示，f(x)表示電臺在不同時刻的跳頻頻率，x表示跳頻圖案的順序值。

圖4 同步信息捕獲過程

3.2 時隙分配

同步建立后，主機發送一個時隙分配幀，向各從機隨機分配不同的時隙，然后轉為接收狀態，從機記錄下時隙信息后，向主機反饋一個確認幀，用來聲明占用此時隙。主機在各個時隙收完各個從機的反饋后，確認了網內從機數量和電臺號，然后對入網的電臺重新分配時隙，將多余時隙去掉。該組時隙分配幀發送完成后，整個網絡進入數據通信階段。時隙分配過程圖如圖5所示。

3.3 跳頻數據通信

按照圖1時隙結構圖中的通信幀進行通信，每一跳有M+1個時隙。數據通信過程如圖6所示。

第1個時隙用于發送同步信息幀，保持網絡的同步狀態，同時也用于向遲入網電臺發送同步信息。后面M個時隙用于網內M個電臺分別發送信息，在每個時隙，其它電臺處于接收狀態，接收自己的信息。

圖5 時隙分配過程

圖6 跳頻數據通信過程

3.4 同步校驗 (組網的調整)

跳頻數據通信周期結束后，進行系統的同步校驗，也完成組網的調整功能(包括電臺的離開，發送請求，時隙調整等)。此過程與時隙分配過程類似，如圖7所示。

圖7 組網調整過程

丟失時隙的從機，有2種可能，一種是通信結束，時隙占用請求信號處于無效；另一種是通信失步，此時從機自動進入遲入網狀態。

3.5 電臺遲入網

跳頻電臺網絡建立好之后，如果有電臺想加入網絡，需要進行遲入網申請。實現過程如圖8所示。給每個電臺設置成不同的初始頻率，來接收主機在每一個數據通信時元內第一個時隙發送的同步信息幀，當網絡頻率跳變到遲入網電臺的頻率值上時，遲入網電臺就可以接收到同步信息幀，然后開始跳頻跟蹤，當這一個跳頻數據通信周期結束后，進入組網調整時元，從機在后面的空閑時隙，向主機發送確認幀。在后面的通信過程中，主機給其分配一個時隙，這樣就完成了電臺的遲入網。

圖8 遲入網過程

綜上所述，同步捕獲過程主要采用同步頭法，實現簡單，同步建立速度快。之后則要借助精確時鐘法，在每次對時之前，保持時間同步。

同步校驗過程同時也是一次組網調整過程，棄掉失步電臺，保留同步電臺，有效地重新分配時隙；失步的電臺則進入遲入網過程。本文提出的時隙分配方法以及組網調整過程，能夠即時的減少多余空閑時隙并給新入網電臺分配時隙，所以資源利用率比較高，同時能夠降低各個從機電臺的等待入網時間。

4 FPGA實現設計和仿真

上述組網同步過程用FPGA仿真實現，主要設計兩個狀態機：主機狀態機和從機狀態機。如圖9和圖10所示。

用Altera公司的FPGA開發軟件Quartus2自帶的Simulation對組網過程中的同步建立過程和同步校驗過程進行觀察，結果如圖11和圖12所示。syn_master為主機同步模塊，syn_slave為從機1同步模塊，syn_slave2為從機2同步模塊。m表示主機狀態機，范圍為sm0~sm5；s1和s2表示從機1和2的狀態機，范圍為ss0~ss5。

圖11顯示了同步建立過程、時隙分配過程以及數據通信過程。開始階段，主機和從機都處在待機狀態，也就是sm0和ss0。主機在進入sm1狀態后，開始廣播同步信息幀，從機在ss1接收同步信息幀，并跟蹤主機進行同步跳頻，在完成跳頻掃描周期后，主機進入sm2狀態，從機進入ss2狀態。此時就進入了同步狀態。也就完成了同步建立過程。

主機進入狀態sm2后，給各個從機廣播時隙分配幀；從機處于接收狀態ss2，接收時隙分配幀。廣播結束后，主機進入狀態sm3，從機收到時隙分配幀后，進入狀態ss3。主機開始在各個時隙接收反饋的確認幀，從機在剛剛分配給自己的時隙發送確認幀。成功確認，則時隙保持；如果沒有反饋，則主機在接下來進入狀態2后把此時隙刪除，重新給各個從機分配。在狀態3完成后，主機再回到狀態sm2，從機回到狀態ss2，通過了解各個從機的反饋信息，重新合理分配時隙，到此完成了時隙分配過程。

圖9 跳頻電臺主機狀態機

圖10 跳頻電臺從機狀態機

圖11 同步建立、時隙分配和數據通信過程仿真

重新分配時隙后，主機進入狀態sm4，從機進入狀態ss4。主機的狀態sm4為發送數據，狀態sm5為接收數據。從機的狀態ss4為接收數據，狀態ss5為發送數據。從圖11中可以看出，主機的狀態sm4和從機的狀態ss5始終占據著不同的時隙。主機在狀態sm4先發送一個時隙分配幀，用于給整個網絡對時，也用于遲入網電臺的跟蹤，然后在下一個時隙發送數據給目標電臺，結束后進入狀態sm5，接收數據，當收到以自己作為目標電臺的信息幀時，接收下來。從機在狀態ss4接收其它電臺的信息，當計時到達自己的時隙時，轉到狀態ss5，向目標電臺發送信息幀。

圖12顯示了同步校驗過程。一個跳頻數據通信周期結束后，主從機同時進入同步校驗狀態，主機由狀態sm5進入狀態sm2，從機由狀態ss4進入狀態ss2。校驗過程和圖11中的時隙分配過程一樣，校驗結束后，主機由狀態sm2進入狀態sm4，同時從機由狀態ss2進入狀態ss4，再次進入數據通信過程。

圖12 同步校驗仿真

圖13顯示了跳頻組網中電臺遲入網過程。在整個系統的組網通信過程中，每一個時元的第1幀，為由主機發送的同步信息幀，遲入網電臺通過接收同步信息幀，進行跳頻跟蹤，并在下一個同步校驗時元，申請時隙。從機s1和s2和主機m處于同步過程中，從機s3遲入網，在syn_en3信號變為1后，申請遲入網，在ss1狀態接收同步信息幀開始跟蹤跳頻，在ss2狀態接收時隙分配幀，在 ss3狀態反饋給主機確認幀申請遲入網，在下一個ss2狀態，主機廣播新的時隙分配幀，然后進入數據跳頻通信狀態。通過仿真圖可以看到，遲入網前為4個時隙，遲入網后系統變成了5個時隙。

圖13 電臺遲入網過程

5 結束語

本文在實際跳頻電臺系統設計過程中，針對跳頻電臺的組網協議和同步方法，以其同步過程作為研究對象，分析了組網跳頻電臺同步過程中各個步驟的實現方案，整個方案設計在FPGA上實現，有效的實現了網絡的建立和調整、同步的捕獲和保持等功能。通過Quartus2軟件的仿真結果，表明本文的同步方案實現簡單，同步快速可靠，該方法在跳頻電臺的設計中具有一定的應用價值。

[1]白翔,于秦.基于TDMA的AdHoc網絡跳頻組網的實現[J].現代傳輸,2007(3):78-81.

[2]楊新華,王鵬.基于TDMA的跳頻組網研究[J].電子測量技術,2009,32(2):60-62.

[3]李瑾,趙明生.數字跳頻快速同步方案設計與FPGA實現[J].微計算機信息,2008,24(5-2):169-170.

[4]曾興雯,劉乃安,孫獻璞.擴展頻譜通信及其多址技術[M].西安:西安電子科技大學出版社,2005.

[5]梅文華,王淑波,邱永紅,等.跳頻通信[M].北京:國防工業出版社,2005.

[6]吳文卓,張立毅.戰術跳頻通信系統同步技術研究[J].電子測量技術,2008,24(2-3):132-133.

[7]宋大風.基于TDMA的跳頻系統基帶設計[J].電訊技術,2008,48(10):73-75.

[8]將定順,楊長雷.基于TDMA的高速跳頻數傳通信系統研究[J].重慶郵電學院學報,2004,16(4):57-60.

[9]王龍慶,杜栓義.跳頻通信中的同步技術研究[J].電子科技,2006(7):29-35.

[10]李金濤,王祎.跳頻通信組網研究[J].電子科技,2007(1):20-23.

[11]徐明霞,徐志江.利用跳頻同步的Ad hoc網絡時隙同步[J].電路與系統學報,2006,11(4):65-69.

[12]鄭繼禹,林基明.同步理論與技術[M].北京:電子工業出版社,2003

[13]胡中豫.現代短波通信[M].北京:國防工業出版社,2003.

[14]Ebner A,Rohling H,Lott M.Decentralized slot synchronization in highly dynamic ad hoc networks[C].Wireless Personal Multimedia Communications,2002:494-498.

[15]Ebner A,Rohling H,Halfmann R.Synchronization in Ad hoc networks based on UTRA TDD[C].Proc PIMRC,2002:1650-1654.