二維擴頻系統幀同步技術研究與FPGA實現

郭曉亮， 張有光， 張光山

(北京航空航天大學電子信息工程學院，北京100191)

0 引 言

無線多媒體業務持續發展決定了未來無線通信系統必然是一個寬帶系統。以第4代(4G)移動通信為例，其突出特點是能夠提供1Gbit/s(準靜止狀態)或100Mbit/s(高速移動狀態)的峰值數據傳輸率來滿足以高清視頻為代表的多媒體業務。如此高傳輸帶寬為未來寬帶無線通信系統物理層設計帶來了諸多挑戰[1]。融合了碼分多址 (code-division multiple-access，CDMA)技術和正交頻分復用(orthogonalfrequencydivisionmultiplex，OFDM)技術的多載波CDMA方案自1993年被提出以來，被廣泛認為是應對未來寬帶無線通信系統物理層挑戰的關鍵技術之一。多載波CDMA技術繼承了CDMA和OFDM兩者的諸多優點，在提高系統容量、克服頻譜資源稀缺和抗信道衰落損傷上具有優勢，為未來寬帶無線通信系統提供了一種可供選擇的技術方案。TF/MC DS-CDMA是近年來提出的一種新的通信系統[2]，該系統是是一種典型的二維擴頻多載波CDMA系統。此系統由于利用多個載波傳輸數據，相鄰載波的間隔非常小，對系統的頻率偏移和定時偏移非常敏感。因此，如何準確的實現載波和定時同步是TF/MC DS-CDMA系統中的一個極為關鍵的技術問題。

本文重點研究TF/MC DS-CDMA系統幀同步技術，尋找一個適合該系統的幀同步算法并將其在FPGA上予以實現。本文對TF/MC DS-CDMA系統結構和同步問題進行了詳細的分析，闡述了算法的選擇并給出了算法在Matlab下的仿真結果，論述了算法在FPGA平臺的實現，針對算法本身的缺點以及 TF/MC DS-CDMA結構的特點提出了幾點改進并給出了QuartusⅡ7.2下的時序仿真圖。

1 TF/MC DS-CDMA系統分析

TF/MC DS-CDMA的結構如圖1所示。顯然，TF/MC DSCDMA是一種結合了多載波直接序列擴頻CDMA和多載波CDMA的混合結構。提出該結構的初衷主要是利用時頻聯合擴頻來增強系統多址能力，同時獲得頻域分集增益，從而在一定程度上解決：①MC DS-CDMA無法獲得頻域分集增益；②MC-CDMA的擴頻碼由于受到信道影響而無法保證相互間正交性，引起多址干擾加劇。

圖1 TF/MC DS-CDMA發射機結構

隨著國內外研究的不斷深入[3-6]，發現TF/MCDS-CDMA還具有以下優點：便于信號處理、彈性參數配置、支持更多用戶和靈活的多用戶檢測。通過我們前期研究發現，它還具有另一特點：TF/MC DS-CDMA是已有基本CDMA結構的通式化擴展。即DS-CDMA、MC-CDMA、MCDS-CDMA和多音CDMA(MT-CDMA：Multitone CDMA)等基本CDMA結構可以是TF/MCDS-CDMA的某一特例，如圖2所示。因此，根據圖1結構，設定一組可變參數集{Nt,Nf,U,1/(nT)}，可以設計一款基于軟件無線電的多載波CDMA平臺，用以獲得不同的CDMA信號。

2 TF/MC DS-CDMA系統同步分析

圖2 TF/MC DS-CDMA與其它CDMA轉換關系

同步是任何一種通信系統都要解決的問題，其性能直接關系著整個通信系統的性能。沒有準確的同步算法，就不能進行可靠的數據傳輸，它是信息可靠傳輸的前提。TF/MCDSCDMA為一種多載波通信系統，它的各個子載波之間要求嚴格正交，因此TF/MC DS-CDMA系統對同步要求更為嚴格。

圖3給出了TF/MC DS-CDMA系統中同步的要求，并且給出了同步在系統中的位置。

圖3 TF/MC DS-CDMA系統同步

由圖3可以看出，TF/MCDS-CDMA系統基本上有3種同步方式：符號定時同步(幀同步)、載波同步和采樣同步這3種方式。其中符號定時同步主要是確定信息符號什么時候開始，載波同步主要是估計和校正系統中存在的頻率偏移。采樣時鐘同步主要由于采樣頻率偏差和采樣相位偏差所引起的系統同步錯誤，對于采樣時鐘同步，在實際中我們一般可以采用同步系統(固定的采樣頻率)來減小采樣時鐘誤差[7]。

對于以上3種同步方式，本文由于所屬項目的要求只針對幀同步這個問題展開研究，重點提出一種適用于本系統的幀同步算法，對其進行仿真并在硬件上進行實現。

3 算法選擇及仿真

TF/MC DS-CDMA系統從本質上講是一種二維擴頻CDMA-OFDM系統，由圖4可以看出數據經過時域和頻域擴頻后將進行IFFT變換，其本身利用了OFDM結構進行調制，因此抓住系統這個特點，可以借鑒OFDM中的一些比較成熟的算法應用到這個結構中，完成整個系統的同步。

圖4 TF/MC DS-CDMA整體系統框架

OFDM同步算法可以分為兩類：第一類是數據輔助估計，即基于導頻符號的同步算法，第二類是非數據估計，即盲估計，其中包括基于循環保護間隔的同步算法。基于導頻符號的同步算法需要系統添加額外的訓練數據，這會降低系統的整個數據傳輸速率，因此本文對其不作考慮。由于TF/MCDSCDMA系統本身添加了循環前綴，因此選取非數據估計中的最大似然算法(ML)作為研究對象，同時該算法相對于基于導頻的同步算法具有計算量小，冗余度低的特點，便于在整個硬件系統中的實現。由于ML算法是OFDM中一種比較經典的算法，本文重點放在該算法在整個TF/MC DS-CDMA電臺硬件系統中的實現環節，因此，下面只對ML算法的原理做簡要介紹，并給出該算法在TF/MCDS-CDMA系統中的仿真結果。

ML算法是利用系統中循環冗余擴展的循環前綴攜帶的信息進行同步估計。循環保護間隔取TF/MC DS-CDMA符號尾部最后若干點的復制，當其中任何一個位于保護間隔內，另一個與它相同，兩者的相關性較強，當不在保護間隔內，這兩個樣點獨立的。ML算法正是利用這種相關性來完成時頻聯合估計[8]。

圖5為TF/MC DS-CDMA幀結構示意圖，在實際接收的TF/MCDS-CDMA幀中，截取長度2N+L的一段觀測數據，假設所截取的兩個觀測序列為I=,…,+L和I'=+N,…,+N+L-1，其中 為未知延時，需要估計的時間參數。由于I為I'的復制，因此存在如下關系

式中：2=E{| |2}、2=E{| |2}——有用信號和加性高斯白噪聲能量。

圖5 TF/MC DS-CDMA幀結構

由于2N+L個采樣點中只有屬于集合I為I'中的對應元素存在相關性，其它2N個抽樣點之間可以看成是相互獨立的。根據對數似然函數可以推算求得最后公式

式中： ——接收序列。

圖6為在AWGN信道下最大似然估計函數的仿真圖。具體仿真條件為：子載波數為128，循環前綴為30，調制方式為BPSK，信噪比SNR=15db。圖6中的幅值最大點所對應的時刻即為我們系統所要求的幀同步點。可以看出對連續4幀數據進行仿真，曲線有明顯的峰值，滿足預期要求。

4 算法FPGA實現

圖6 TF/MC DS-CDMA系統定時估計仿真結果

TF/MC DS-CDMA由于同時具有時域和頻域擴頻碼，假設時域和頻域擴頻碼長度分別為和，則系統可以支持個用戶，因此在整個TF/MC DS-CDMA電臺的實現中需要處理的數據量要遠大于傳統的CDMA，而最大似然雖然定時準確，但由于算法本身計算復雜度較高，硬件開銷比較大，因此本文在具體實現過程中提出了利用雙RAM緩存數據并且利用加窗算法進行移動求和并加入CP長度可調等措施，一定程度上減少了系統的硬件開銷，提高了同步模塊的運行速度。圖7為整個同步模塊的原理實現框圖，模塊主要分為以下幾個部分：

圖7 TF/MC DS-CDMA同步模塊原理框架

4.1 數據延遲模塊

該模塊采用兩個RAM交替來實現，以節省硬件單元。每個RAM延時128單元，用一個計數器來控制RAM的地址，高7位地址為兩個RAM的地址，最低位用來控制選擇哪個RAM，存滿后讀出前面的數據和后面直接送入的數據到后級模塊(共軛相乘及求能量模塊)。

4.2 共軛相乘及求能量模塊

該模塊對延遲模塊的輸出數據和接收到的數據進行共軛相乘并求他們的能量，模塊原理比較簡單，采用帶符號的相乘器進行乘法運算，不過要注意時序的控制。

4.3 移動求和模塊

該模塊對共軛相乘及求能量模塊的輸出數據進行長度為L(CP長度)的累加，在發射機中我們設計根據實際信道傳輸狀況可以調節循環前綴長度占總幀長度的百分比，本項目中循環前綴的調節采用多個RAM寄存器來實現，可以進行4種形式的調節(12.5%/25%/37.5%/50%)。圖8為發射端CP長度調節模塊實現框圖。

圖8 CP長度可調模塊實現原理框架

因此，同步模塊中CP長度可以隨之進行調節來改變移動求和的長度。該設計的一個顯著優點就是在信道條件較好的情況下可以采用較短長度的循環前綴，這樣在移動求和模塊中可以減少累加的長度，從而減少硬件平臺的開銷。同時該模塊在求和過程中用到一個技巧，就是累加時采用延時L單元累加，相當于采用窗的功能，移動窗累加，加上當前的數據，減去延時后的數據，這樣進行累加可以大大提高運算速度同時也能一定程度上較少硬件資源的開銷。

4.4 求歸一化最大相關峰值模塊

該模塊首先是求模運算，也就是數據實部平方加虛部平方，再取絕對值，這個過程要注意數據精度與模塊IP核現有數據寬度的矛盾，本文經過仿真只取高位的數據作為運算有效數據。接著進行相減，求其最大值，當最大值來臨，把控制信號變為高，說明檢測到TF/MCDS-CDMA符號的開始也就是檢測到循環前綴的最后一個采樣點，下一個時刻可以進行FFT解調運算。

4.5 同步模塊時序仿真結果及分析

上述算法實現基于cyclone II dsp development board FPGA開發板，其核心芯片是Altera公司CycloneII系列EP2C70-FPGA芯片，它是Altera公司推出的基于90nm工藝制造、低成本的FPGA，主要面向數字終端、手持設備等對成本敏感的應用領域。擁有68416個邏輯單元，115200個RAM，150個乘法器模塊。軟件仿真工具為QuartusⅡ7.2，硬件描述語言為Verilog。

整個基帶變換及TF/MCDS-CDMA系統采用的幀結構為：每幀數據為256個采樣點，循環前綴為64個采樣點，數據為32bit帶符號定點復數，高16位為實部，低16位為虛部。時序仿真結果如圖9所示，圖中箭頭所指sop20上跳脈沖處即為幀同步點，圖中sop20上面的管腳為輸入原始數據，sop20下面的管腳為去掉循環前綴后的數據，模塊連續處理了8幀數據，當求歸一化最大相關峰值模塊取得最大值時，控制器將sop20信號置為高電平，表示系統已經檢測到幀同步點，其下一個時刻就可以去掉該幀的循環前綴CP，進行FFT解調運算。通過圖9可以看出，系統可以準確的檢測到每幀數據的同步點，取得預期效果。

5 結束語

圖9 FPGA同步模塊仿真波形

本文以TF/MCDS-CDMA這種新型的二維擴頻系統為研究對象，首先對該系統進行了簡要的介紹，接著分析了該系統中的3種同步方式并選取幀同步作為本文的研究目標，根據TF/MC DS-CDMA系統的結構特點選取最大似然同步算法作為系統的同步算法。在Matlab環境下對該算法進行了仿真，通過對連續4幀的數據進行觀測，系統可以準確的捕捉到同步點，證明了該算法在TF/MC DS-CDMA系統中的可行性。

最大似然算法雖然定時準確，但是其計算復雜度較高，實現過程中硬件開銷比較大，在硬件資源受到約束時，面臨很多困難。本文在具體實現過程中提出了利用利用雙RAM緩存數據并且利用加窗算法進行移動求和并且加入CP長度可調等措施，一定程度上減少了硬件資源的開銷，提高了同步模塊的運算速度。利用 QuartusⅡ7.2工具對同步模塊進行時域仿真，連續處理了8幀數據，系統可以準確的檢測到每幀數據的幀同步點，在減少硬件資源開銷的同時能夠保證整個同步模塊的精度，滿足了預計需求。

[1]Jamil M,Shaikh S P,Shahzad M,et al.4G:The future mobile technology[C].Hyderabad:IEEE Region 10 Conference on TENCON,2008:19-21.

[2]Cheolwoo W You,Daesik S Hong.Multicarrier CDMA systems using time-domain and frequency-domain spreading codes[J].IEEE Transactions on Communications,2003,51(1):17-21.

[3]邵士海,唐友喜,戚驥,等.多徑衰落信道中導引符號輔助的二維擴頻相干解調的性能分析[J].電子學報,2005,33(4):688-691.

[4]周鍵,唐友喜,謝勝琳,等.多音干擾環境中時頻二維擴頻系統的性能[J].電子與信息學報,2006,28(11):2107-2110.

[5]邵士海,唐友喜,潘文生,等.瑞利衰落信道下M2ary二維擴頻系統的性能分析[J].電子學報,2006,34(1):99-102.

[6]謝勝琳,唐友喜,邵士海,等.衰落信道中二維擴頻系統的抗單音干擾性能[J].電子科技大學學報,2007,36(2):167-169.

[7]楊菲.MC-CDMA系統的幀同步技術研究[D].成都:西南交通大學,2007:37-38.

[8]張哲.MC-CDMA系統中的同步技術研究[D].成都:西南交通大學,2007:19-22.